

出力 47 μ F アイソレーションアンプ内蔵 4 入力 2 出力ビデオドライバ

概要

NJW1342 はアイソレーションアンプを内蔵 4 入力 2 出力のビデオドライバです。アイソレーションアンプにより信号の同相ノイズを除去、車載 AV 機器の映像信号の切り替えに最適です。

本製品は、当社オリジナルの ASC(Advanced SAG Correction)回路により、従来の外付け出力コンデンサを小容量化(47 μ F)、省スペース化に貢献しております。

外形




NJW1342V


特徴

- 動作電源電圧 3.0~5.5V
- 出力コンデンサ 47 μ F
- アイソレーションアンプ内蔵
- 4 入力 2 出力ビデオ SW 内蔵
- 6dBamp.、75 Ω ドライバ内蔵
- I²C Bus インターフェース
- Bi-CMOS 構造
- 外形 SSOP32

ブロック図



ピン配置



- | | |
|----------|-----------|
| 1. VCC | 17. SDA |
| 2. IN1 | 18. SCL |
| 3. IN1G | 19. SREF2 |
| 4. GND | 20. SSIG2 |
| 5. IN2 | 21. SAG2 |
| 6. IN2G | 22. OUT2 |
| 7. NC | 23. CL2 |
| 8. IN3 | 24. VT2 |
| 9. IN3G | 25. VCC |
| 10. VCC | 26. GND |
| 11. IN4 | 27. VT1 |
| 12. IN4G | 28. CL1 |
| 13. NC | 29. OUT1 |
| 14. VDD | 30. SAG1 |
| 15. ADR | 31. SSIG1 |
| 16. GND | 32. SREF1 |

絶対最大定格

(Ta=25)

項目	記号	定格	単位
電源電圧	V ⁺	7.0	V
消費電力	P _D	1200	mW
動作温度範囲	Topr	-40 ~ +85	
保存温度範囲	Tstg	-40 ~ +150	

EIA/JEDEC仕様基板 (114.3 × 76.2 × 1.6mm,2層,FR-4)実装時

推奨動作条件 (Ta=25)

項目	記号	条件	最小	標準	最大	単位
動作電源電圧	Vopr		3.0	-	5.5	V


電気的特性 (VCC,VDD=5.0V, Ta=25)

項目	記号	条件	最小	標準	最大	単位
消費電流 1	Icc1	無信号時	-	60	100	mA
消費電流 2	Icc2	OUT1 : 動作、OUT2 : パワーセーブ	-	30	60	mA
消費電流 3	Icc3	OUT1 : パワーセーブ、OUT2 : 動作	-	30	60	mA
消費電流 4	Icc4	VDD	-	0.5	1	mA
パワーセーブ時消費電流	Isave	パワーセーブ時	-	2	4	mA
最大出力レベル	Vom	Vin=100kHz,正弦波信号入力,THD=1%,	2.0	2.2	-	Vp-p
電圧利得	Gv	Vin=1MHz,1.0Vp-p 正弦波信号入力	5.5	6.0	6.5	dB
周波数特性	Gf	Vin=10MHz / 1MHz ,1.0Vpp 正弦波信号入力	-1.0	0	1.0	dB
コモンモードノイズ除去比	CMR	Vin=20KHz,Vin=1Vpp	-	-55	-	dB
クロストーク	CT	Vin=4.43MHz, 1.0Vp-p 正弦波信号入力	-	-60	-	dB
微分利得	DG	Vin=1.0Vp-p 10step ビデオ信号入力	-	0.5	-	%
微分位相	DP	Vin=1.0Vp-p 10step ビデオ信号入力	-	0.5	-	deg

入力ポート特性

項目	記号	条件	最小	標準	最大	単位
A D R 入力電圧 H	V _{ADRH}		2.2		Vcc	
A D R 入力電圧 L	V _{ADRL}		0	-	1.0	V

I²C バス(SDA, SCL) タイミング



I²C バス特性 (SDA, SCL)

I²C バス負荷条件: 標準モード ブルアップ抵抗 R=4kΩ (+5V に接続), 容量性負荷 C=200pF (GND に接続)
 高速モード ブルアップ抵抗 R=4kΩ (+5V に接続), 容量性負荷 C=50pF (GND に接続)

項目	記号	標準モード			高速モード			単位
		最小	標準	最大	最小	標準	最大	
Low Level 入力電圧	V _{IL}	0.0	-	1.2	0.0	-	1.2	V
High Level 入力電圧	V _{IH}	2.4	-	5.0	2.4	-	5.0	V
シュミットトリガ入力のヒステリシス電圧幅	V _{hys}	-	-	-	0.25	-	-	V
LOW level 出力電圧 (3mA at SDA pin)	V _{OL}	0	-	0.4	0	-	0.4	V
バス静電容量 10pF-400pF 時の V _{IHmin} から V _{ILmax} への出力立ち下り時間	t _{of}	-	-	250	20 +0.1C _b	-	250	ns
入力フィルタによって抑圧される スパイクのパルス幅	t _{SP}	-	-	-	0	-	50	ns
入力電圧 0.1~0.9V _{DDmax} 時の 各 I/O ピンの入力電流	I _i	-10	-	10	-10	-	10	μA
各 I/O ピンの静電容量	C _i	-	-	10	-	-	10	pF
SCL クロック周波数	f _{SCL}	-	-	100	-	-	400	kHz
ホールドタイム開始条件	t _{HD:STA}	4.0	-	-	0.6	-	-	μs
Low Level のクロックパルス幅	t _{LOW}	4.7	-	-	1.3	-	-	μs
High Level のクロックパルス幅	t _{HIGH}	4.0	-	-	0.6	-	-	μs
開始条件のセットアップ時間	t _{SU:STA}	4.7	-	-	0.6	-	-	μs
データホールドタイム *	t _{HD:DAT}	0.0	-	-	0.0	-	-	μs
データセットアップ時間	t _{SU:DAT}	250	-	-	100	-	-	ns
SDA 及び SCL 信号の立ち上がり時間	t _r	-	-	1000	-	-	300	ns
SDA 及び SCL 信号の立ち下がり時間	t _f	-	-	300	-	-	300	ns
停止条件のセットアップ時間	t _{SU:STO}	4.0	-	-	0.6	-	-	μs
停止条件と開始条件間のバスフリータイム	t _{BUF}	4.7	-	-	1.3	-	-	μs
それぞれのバスラインの容量性負荷	C _b	-	-	400	-	-	400	pF
Low Level ノイズマージン	V _{nL}	0.5	-	-	0.5	-	-	V
High Level ノイズマージン	V _{nH}	1	-	-	1	-	-	V


C_b ; 一つのバス・ラインのトータル容量 (単位 pF)

*データホールドタイム : t_{HD:DAT}

送信装置(MASTER)は SCL の立ち下がりエッジでの不確定な状態を回避するために、少なくとも 300ns 程度のホールド時間を確保するようにしてください。


制御部

SDA、SCL 端子を使用した I²C BUS インターフェイスによるコントロール
 •I²C BUS フォーマット



S: 「開始」条件
 A: アクノリッジ
 P: 「停止」条件

•スレーブアドレス(Slave Address)



R/W=0: Receive Only
 R/W=1: 内部データは送信(出力)されません。
 ADR: ADR 端子に入力される電圧 H:1、L:0

コントロールレジスタ初期値

電源投入時のアドレスBITは下表のようになっています。

	BIT							
	D7	D6	D5	D4	D3	D2	D1	D0
Data	0	0	0	0	0	0	0	0

インストラクションコード説明

	BIT							
	D7	D6	D5	D4	D3	D2	D1	D0
Data	OUT1 MUTE	OUT1 Select		NOT USE:0	OUT2 MUTE	OUT2 Select		NOT USE:0

• MUTE 設定

OUT1/OUT2 の MUTE(パワーセーブ)設定をします

MUTE	OUT1
D7	
0	MUTE OFF
1	MUTE ON

MUTE	OUT2
D3	
0	MUTE OFF
1	MUTE ON

- MUTE OFF : 動作状態 MUTE ON : 待機(パワーセーブ)状態


• **Select 設定**

OUT1/OUT2 の出力設定をします







OUT1 Select			OUT1
D6	D5	D4	
0	0	0	VIN1
0	1	0	VIN2
1	0	0	VIN3
1	1	0	VIN4

OUT2Select			OUT2
D2	D1	D0	
0	0	0	VIN1
0	1	0	VIN2
1	0	0	VIN3
1	1	0	VIN4







測定回路図









特性例









特性例







特性例








特性例









特性例









特性例









特性例







特性例



特性例



特性例



<注意事項>

このデータブックの掲載内容の正確さには万全を期しておりますが、掲載内容について何らかの法的な保証を行うものではありません。とくに応用回路については、製品の代表的な応用例を説明するためのものです。また、工業所有権その他の権利の実施権の許諾を伴うものではなく、第三者の権利を侵害しないことを保証するものでもありません。