

AE-T8F81-DIP40 Efinity チュートリアル

対応バージョン : Efinity 2024.2.294+patch 2024.2.294.1.19
Unified Netlist Flow対応

概要

- Efinityの概要
- 仕様
- コンパイル
- シミュレーション(Verilogのみ)
- Interface Designer(ピン定義)
- タイミング解析
- 書き込み
- デバッガ

■ Appendix

- タイミング制約その2
- PLLを使用する
- リプルカウンタ
- リセット回路
- その他情報

必要機材のリスト

■ T8F81 DIP化モジュールキット

- AE-T8F81-DIP40
- <https://akizukidensi.com/catalog/g/g129595/>

■ FT232HL USBシリアル変換モジュール

- FT232HL DIP化基板
- <https://akizukidensi.com/catalog/g/g106503/>

■ USBケーブル

- USB A オス to miniB オスケーブル
- <https://akizukidensi.com/catalog/g/g117014/>

■ ブレッドボード

- ブレッドボード BB-801
- <https://akizukidensi.com/catalog/g/g105294/>

■ LED

- 3mm赤色LED x 4個
- <https://akizukidensi.com/catalog/g/g111577/>

■ タクトスイッチ

- タクトスイッチ(黒) x 2個
- <https://akizukidensi.com/catalog/g/g108073/>

■ 抵抗

- 1kΩ 1/4W x 4個
- <https://akizukidensi.com/catalog/g/g125102/>

■ ジャンパーウイヤ

- オス-オス
- <https://akizukidensi.com/catalog/g/g115869/>
- オス-メス
- <https://akizukidensi.com/catalog/g/g117228/>

演習を始める前に

■ピンの設定は2つの方法があります

- **Interface Designer Flow (現在主流)**
 - **Interface Designer Flow**のページを実行してください
 - 双方向バッファや3-Stateバッファをソースコードに記述しない
 - ソースコードにはI/Oブロックを含まない
 - GUIによりI/Oブロックの配置を設定
 - タイミング解析はCore内部のみでI/Oを含まない
- **Unified Netlist Flow (2024.2で始めて実装)**
 - **Unified Netlist Flow**のページを実行してください
 - Interface Designerの設定を自動生成
 - 双方向バッファや3-Stateバッファをソースコードに記述
 - PLL、OSCのインスタンスをソースコードに記述
 - .isfファイルによりI/Oブロックの配置やPLL/OSCのリソース割り当てを記述
 - SDCはInterface Designerデザインフローと同じ
 - タイミング解析はCore内部のみ

■Unified Netlist Flowは今後のアップデートが楽しみな機能です

- Unified Netlist FlowとInterface DesignerデザインフローはRTLのTOP階層が異なります
- Unified Netlist Flow は2024.2+patch 2024.2.294.1.19では制限が多い為、参考程度としてください
- 新機能ですので、今後のバージョンアップに期待しましょう

Efinityの概要

推奨動作条件

■Efinity推奨動作条件

- サポートOS
 - Windows11 64bit or Windows10 64bit
 - Ubuntu v18.04 or later
 - Red Hat Enterprise x86-64 v8.0 or later
- メモリーサイズ

FPGA種別	8GB	16GB
Trion	T4, T8, T13, T20, T35	T55, T85, T120
Titanium	Ti35, Ti60	Ti90, Ti120, Ti180

■ダウンロード要件

- Webで「ユーザ登録」と「フリーライセンスのリクエスト」の両方を行ってください
- 資料のダウンロードにも必要となります
 - <https://www.efinixinc.com/support/>

インストールするソフトウェア

■ Efinity Version: 2024.2.294

- <https://www.efinixinc.com/support/efinity.php>

■ Microsoft Visual C++ 2019 x64 runtime library

- <https://learn.microsoft.com/en-us/cpp/windows/latest-supported-vc-redist?view=msvc-170>
- vc_redist.x64.exe

■ Java Run time

- <https://www.oracle.com/java/technologies/javase/jdk18-archive-downloads.html>
- jdk-18.0.2.1_windows-x64_bin.exe

■ Zadig

- <https://zadig.akeo.ie/>
- zadig-2.8.exe
- インストール不要。ダウンロードしたexeがアプリ本体
- ドライバインストール手順は下記参照
- <https://www.efinixinc.com/docs/an050-managing-windows-drivers-v1.1.pdf>

■ gtkwave

- <https://sourceforge.net/projects/gtkwave/files/gtkwave-3.3.100-bin-win64/>
- gtkwave-3.3.100-bin-win64.zip
- インストールフォルダー : C:\$Efinity\$gtkwave64

■ Icarus Verilog

- <http://bleyer.org/icarus/>
- iverilog-v12-20220611-x64_setup.exe
- インストールフォルダー(展開したファイルを移動) : C:\$Efinity\$iverilog

環境変数の設定


■ユーザーの環境変数に以下追加

- C:\Efinity\gtkwave64\bin
- C:\Efinity\iverilog\bin
- C:\Program Files\Java\jdk-18.0.2.1\bin

■その他注意点

- プロジェクトフォルダーは英数字のみ。スペースや倍角文字を含まないこと

Efinityメイン画面



Netlist タブと Result タブ

Elaborationネットリスト(論理合成前)

Project Netlist Result

Hierarchy Elaborated Synthesized

Leaf Cells

- Cell: i1 (VERIFY_GND)
- Cell: i2 (VERIFY_PWR)
- Cell: add_5 (add_64u_64u)
- Cell: mux_6 (mux_64)
- Cell: inv_9 (inv_4)
- Cell: mux_10 (mux_4)
- Cell: dff_7 (wide_dffrs_64)

Nets

- NetBus: led(4)
- NetBus: count1sec(64)
- NetBus: n7(64)
- NetBus: n72(64)
- NetBus: n203(4)
- Net: n1
- Net: n2

Property Value

Property	Value
Instance	add_5
Parameter Count	0

論理合成ネットリスト

論理合成前のNetとCell

論理合成後のNetとCell

結果サマリー


レポートファイル

使用リソースと
エラーある/無しをこ
のパネルで確認

Periphery Resource

GPIO	7 / 55
JTAG User TAP	0 / 2
Oscillator	0 / 1
PLL	0 / 1
Core Resources	
Inputs	3 / 96
Outputs	4 / 113
Clocks	1 / 16

IPエディタ



論理合成のリソースレポート

■Resultタブ→Synthesis →<プロジェクト名>.res.csv

リソース使用比率はこのファイルで確認。
配置配線でリソース使用量が変わる為、最終結果はResultタブで確認すること

Module	FFs	ADDs	LUTs	RAMs	DSP/MULTs
top_soc:top_soc	3023(0)	655(0)	3649(3)	16(0)	4(0)
soc_inst:SapphireSoC	3023(0)	655(0)	3646(0)	16(0)	4(0)
u_EfxSapphireSoc:EfxSapphireSoc_a3dbd00444f549bc8dd9c13f1f17876b	3023(521)	655(19)	3646(325)	16(0)	4(0)
bufferCC_7:BufferCC_4_a3dbd00444f549bc8dd9c13f1f17876b	2(2)	0(0)	0(0)	0(0)	0(0)
bufferCC_8:BufferCC_5_a3dbd00444f549bc8dd9c13f1f17876b	2(2)	0(0)	0(0)	0(0)	0(0)
system_cores_0_logic_cpu:VexRiscv_a3dbd00444f549bc8dd9c13f1f17876b	1311(1244)	335(335)	1998(1956)	4(4)	4(4)
IBusSimplePlugin_rspJoin_rspBuffer_c:StreamFifoLowLatency_a3dbd00444f549bc8dd9c13f1f17876b	67(67)	0(0)	42(42)	0(0)	0(0)
system_hardJtag_debug_logic_jtagBridge:JtagBridgeNoTap_a3dbd00444f549bc8dd9c13f1f17876b	83(74)	0(0)	47(45)	0(0)	0(0)
flowCCByToggle_1:FlowCCByToggle_a3dbd00444f549bc8dd9c13f1f17876b	9(7)	0(0)	2(2)	0(0)	0(0)
inputArea_target_buffercc:BufferCC_1_a3dbd00444f549bc8dd9c13f1f17876b	2(2)	0(0)	0(0)	0(0)	0(0)
system_hardJtag_debug_logic_debugger:SystemDebugger_a3dbd00444f549bc8dd9c13f1f17876b	78(78)	0(0)	24(24)	0(0)	0(0)
bufferCC_9:BufferCC_6_a3dbd00444f549bc8dd9c13f1f17876b	2(2)	0(0)	0(0)	0(0)	0(0)
system_bridge_bmb_arbiter:BmbArbiter_a3dbd00444f549bc8dd9c13f1f17876b	3(0)	0(0)	72(0)	0(0)	0(0)
memory_arbiterStreamArbiter_a3dbd00444f549bc8dd9c13f1f17876b	3(3)	0(0)	72(72)	0(0)	0(0)

Help



Interface Designerのデザインチェックで出るメッセージは「Design Check」に解説がある

Efinity Help

- Efinity Help
- Efinity Help Overview
 - New in v2022.2
 - Upgrading from Older Versions
 - Hardware and Software Requirements
 - Efinity Quick Start
 - Icon Reference
 - Revision History
- Projects and Preferences
 - Setting General Tool Preferences
 - Auto-Load Place-and-Route Data
 - Efinity Main Window
 - Project Editor
 - Project Pane
 - Migrating a Project to another FPGA
 - Using VHDL Libraries
- Running the Tool Flow
 - Run the Flow with the Dashboard Controls
 - Run the Flow from the Command Line
 - Netlist Pane
 - Viewing Messages and Logs
 - Result Pane
 - Viewing Place-and-Route Results
- Using the IP Manager
 - Supported IP Cores

Efinity Help Overview

The Efinity® software provides a complete tool flow for designing a visual way for you to set up projects, run the software flow, view portion of your design. You use the command-line to perform sim

Figure 1. Design Flow Overview

Table 1. Titanium FPGAs Supported in Efinity® Software v2022


FPGA	Package
Ti35	F100S3F2, F225
Ti60	W64
	F100S3F2, F225
Ti90	M361, M484
	F529, J361, J484, G529
Ti120	M361 M484

ファイル・フォルダの種類

📁 ip	IP生成フォルダ
📁 outflow	実行結果
📁 work_dbg	
📁 work_pnr	
📁 work_pt	
📁 work_syn	
🔗 count16sec.peri.xml	インターフェース定義
📄 count16sec.sdc	タイミング制約
📄 count16sec.v	Verilogソースコード
🔗 count16sec.vdb	生成されたネットリスト
🔗 count16sec.xml	プロジェクト設定
📄 count16sec_tb.v	Verilogテストベンチ

count16sec.bit : JTAG 書き込みファイル
count16sec.hex : SPI 書き込みファイル
count16sec.map.out : 論理合成のエラー
count16sec.place.out:ピンアサイン
count16sec.timing.rpt:タイミング

HelpのAppendix: Efinity Project Filesに
ファイルの解説がある

The background of the slide features a complex network of thin, glowing lines in various colors (blue, red, purple, yellow) radiating from a central point on the left side towards the right. This creates a sense of depth and motion.

仕様

仕様書


■機能仕様

- 4ビットのカウンターを約1秒間隔でカウントアップさせる
- SWは以下のように動作する
 - rst_n : 1:リセットネゲート、0（押下）：リセットアサート
 - reverse_n : 1:カウントアップ、0（押下）：カウントダウン
- クロックソース : 25MHz、外部から入力


■その他事項

- リセットはリムーバルタイムを考慮する
- VerilogファイルフォーマットはUTF-8、コメントは日本語可
- ディレクトリ名は英数字と "_" のみ、スペース使用不可
- 全てのエラー、ワーニングを除去する
- タイミング制約はプロジェクトの初期段階で設定する


T8F81の接続




参考資料：ピン配置



ピン名	用途
AD0	TCK
AD1	TDI
AD2	TDO
AD3	TMS
AD4	RESET
AD5	SS



ブロック図



I/O、リセット、クロック系統


■ I/O、リセット、クロック系統は仕様の段階で確認

- I/Oブロック、PLL、IPコアのみを実装した回路を作成しコンパイル
- クロック、PLLのリファレンスは専用ピンを使用
 - クロックとPLLの専用ピンは共通ではない
- クロックの注意点
 - FFのクロック入力に入っている信号は全てクロックとして取り扱う
 - クロックが多すぎるとか、分周クロックを※リップルカウンターで作っているなどの場合にグローバルバッファを過剰に使用するケースが発生する
 - クロックセレクターをLUTで構成してはいけない

クロック、リセット、IPコアがFPGAにマッピング可能か確認するための作業。ユーザー回路はダミー回路で良い。ピン配置やIPコアの設定によってマッピングできなことがあるので、どのFPGAメーカーも同様の推奨がある。

基板設計時にクロック専用ピンとPLL専用ピンの両方にクロックを入れておくと良い

※ リップルカウンターはAppendixを参照

The background of the slide features a complex network of thin, glowing lines in various colors (blue, red, purple, yellow) radiating from a central point towards the edges. This creates a sense of depth and motion. The overall aesthetic is modern and technological.

コンパイル

Efinityを起動

■ Windows操作

- スタートメニュー → Efinity 2024.2をクリック

■ Efinity初期設定

- Fileメニュー → Preferences → Auto-load Place and Route data : チェックOff ※1

■ Efinityでプロジェクト作成

- Fileメニュー → Create Project

- Create New Project窓

- Projectタブ

- Name : count16sec
- Location : デフォルト
- Device : T8F81

- Designタブ


- Top Module/Entity : count16sec

- [OK]をクリック

- Projectタブ以外はデフォルトとする ※2

※2 File → Edit projectで後から設定変更可能

演習




Unified Netlist Flowの追加設定

■Unified Netlist Flowの設定

- File→Edit Project→Synthesisタブ→Synthesis Options
 - --peri-syn-instantiation : 1
 - --peri-syn-inference : 1
- [OK]、[OK] でProject Editorをクローズ

演習



コンパイル

■Efinityでコンパイル

- Interface Designer Flow

- Projectタブ → Design右クリック → Add
 - Open窓

- Copy to Project : チェックOn
- File name : count16sec.v※
- [Open]クリック

※Designにテストベンチを入れない
テストベンチはSimulationに入れる
シミュレーションの章で解説

- Unified Netlist Flow

- count16sec.peri.xmlがあれば削除してから上の手順を実施


■SystemVerilog2009を設定

- Synthesis  をクリック (エラーが出る)

- Fileメニュー → Edit Project

- Project Editor窓 → Designタブ
 - Verilog : SystemVerilog2009
 - [OK]

- Synthesis  をクリック (Consoleにエラーなし)



コンパイル結果の確認

■ Resultタブでエラーを確認 ❌


- RTLは正常
 - 論理シミュレーション可能
 - ネットリストシミュレーション可能
- Unassigned Core Pins
 - ピンの定義がされていない
- Worst Negative Slack
 - タイミング設定がされていない

■ ここでEfinityを終了

- Fileメニュー → Exit

- 保存済みプロジェクトを開く場合は
 - File → Open Project
 - ファイル名 : count16sec.xml
 - [開く]

※ ログ  を使用すると検索やフィルタが可能



The screenshot shows the Explorer software interface with the 'Result' tab selected. On the left, there's a tree view with nodes like Interface, Simulation, Synthesis, Placement, Routing, Bitstream, and Debugger. To the right, there's a table titled 'Core Resources' with various resource counts. Below it, under 'Timing', there are entries for 'Worst Negative Slack (WNS)' and 'Worst Hold Slack (WHS)'. A red box highlights the 'Unassigned Core Pins' entry, which shows a value of 7.

Interface	
Simulation	
▶ Synthesis	
▶ Placement	
▶ Routing	
▶ Bitstream	
Debugger	
<hr/>	
Core Resources	
Inputs	3 / 96
Outputs	4 / 113
Clocks	1 / 16
Logic Elements	36 / 7384
Memory Blocks	0 / 24
Multipliers	0 / 8
Interface	
Missing Interface Pins	0
Unassigned Core Pins	7
<hr/>	
Timing	
Worst Negative Slack (WNS)	-6.514 ns
Worst Hold Slack (WHS)	0.643 ns
clk	133.085 MHz
Debugger	

演習

コマンドラインでの操作

演習

■ コマンドプロンプトで操作

- 環境変数の設定
 - cd C:\Efinity\2024.2\project\count16sec
 - C:\Efinity\2024.2\bin\setup.bat

- 論理合成、配置配線、ビットストリーム生成

- **Interface Designer Flow**

- efx_run.bat count16sec.xml --flow compile


- **Unified Netlist Flow**

- del count16sec.peri.xml
 - efx_run.bat count16sec.xml --flow compile --un_flow

Unified Netlist Flowの場合のみ、
count16sec.peri.xmlが既にあるとエラー
となるのでコンパイル前に削除する

■ コマンドライン操作可否

- プロジェクト作成、タイミング解析、デバッグはコマンドライン非サポート




ピン定義

Interface Designerを 使用するピン定義

Interface Designer Flow

Interface Designer



■Interface Designerとは

- Coreのピン名の登録
- Interface Blockとの関連づけ
- 汎用I/Oのパッケージピン位置 (Resource名) の指定


Interface Designer – ハード IP コア

■ ハードIPコアの登録

- 使用したハードIPコアのResource名によりピン位置が決まる

■ IPコアのピン名の設定

- COREに接続するピン名の設定
- ピン名はRTLのTOP階層の信号名と一致させる
- Interface Designer内のみで接続されるクロックはRTLに記述しない



The screenshot shows the Design Explorer interface with the 'Design : Ti60F225' selected. In the 'Device Setting' section, the 'MIPI TX Lane (1)' block is expanded, showing its instance name as 'mipi_tx_ln_inst1'. The 'Block Summary' window to the right lists the properties of this block:

Property	Value
1 Instance Name	mipi_tx_ln_inst1
2 MIPI Lane Resource	
3 MIPI Lane Resource Type	tx
4 Transmitter (TX)	
5 Mode	data lane
6 Static Mode Delay Setting	0
7 Enable LP Reverse Communication	false
8 High-Speed Output Enable Pin Name	mipi_tx_ln_inst1_H!
9 High-Speed Output [7:0] Bus Name	mipi_tx_ln_inst1_H!

Interface Designer

The screenshot illustrates the Efinity Software Interface Designer flow across three main windows:

- Design Explorer (Left):** Shows the project structure under "Design : T8F81". A green callout points to the "GPIO (7)" section, which includes "led [3:0]", "clk : GPIO_20", "reverse_n : GPIO_15", and "rst_n : GPIO_02". Another green callout points to the "Instance Viewの On/Off" button in the toolbar.
- Design Summary (Center):** Displays a summary table with 8 rows, each containing a property name, value, and a small icon. The first few rows are:


1 Name	count16sec
2 Device	T8F81
3 Package	81-ball FBGA
4 Timing Model	
5 Location	
6 Version	
7 Last Change Date	Mon Jan 30 16:25:33 2023
8 Database Version	20222999
- Instance View (Right):** Shows a table titled "GPIO : Instance View" mapping instance names to package pins and resources. A green callout points to the table header "Instance Viewでパッケージピンの設定". A yellow dashed box highlights the "Instance" and "Package Pin" columns.

Annotations in Japanese:

- 保存 (Save) - Points to the save icon in the top menu bar.
- エラーチェック (Error Check) - Points to the error check icon in the top menu bar.
- 信号名とIN/OUTの設定 (Signal Name and IN/OUT Setting) - Points to the "led [3:0]" entry in the Design Explorer.
- ピン名の設定 (Pin Name Setting) - Points to the "GPIO (7)" section in the Design Explorer.
- ピン配置の設定 (Pin Placement Setting) - Points to the "Instance View" window.
- Instance Viewでパッケージピンの設定 (Configure package pins via Instance View) - Points to the table header in the Instance View window.

Package Planner

■パッケージ上のピンの位置を確認



ピン仕様

演習

T8F81C2のResource名	Coreピン名
GPIO_R_07	led[0]
GPIO_R_08	led[1]
GPIO_R_10	led[2]
GPIO_R_11	led[3]
GPIO_R_05	rst_n
GPIO_R_06	reverse_n
GPIO_L_16 (PLL不使用の場合) または、GPIO_L_20 (PLL使用の場合)	clk

■Efinityでプロジェクトを開く

- 手順はコンパイルの章を参照

■エラーを確認

- Resultタブ → Placement → count16sec.place.rpt を開きUnassigned Core Pins を確認

Coreピンの登録

■ Open Interface Designer をクリック

- Design Explorer窓の


- GPIOの右クリック→Create Bus
 - Name : led
 - MSB : 3, LSB : 0
 - Mode : output
 - [Next], [Next], [Finish]

- GPIOの右クリック→Create Block
 - Instance Name : rst_n
 - Pull Option : weak pullup
 - Enable Schmitt Trigger : On

- GPIOの右クリック→Create Block
 - Instance Name : reverse_n
 - Pull Option : weak pullup
 - Enable Schmitt Trigger : On

- GPIOの右クリック→Create Block
 - Instance Name : clk
 - Connection Type : gclk

演習



注：クロックはクロックピンから入力し、gclkに設定。
またはPLLを使用する場合はPLLピンから入力。
PLLピンでPLL未使用の場合、通常ピンから入力したのと
同じ状態となり非推奨。ジッター増加などの原因となる。

パッケージピンの定義


■ Interface Designerで設定

- GPIO Resource Assigner  クリック
 - GPIO:Interface Viewタブで右表を入力

演習

Instance	Resource
clk	GPIO_16
led[0]	GPIO_07
led[1]	GPIO_08
led[2]	GPIO_10
led[3]	GPIO_11
reverse_n	GPIO_06
rst_n	GPIO_05

ここに入力



Instance	Package Pin	Resource	I/O Bank	Alt Conn	Features	Clock Region	Pad
clk	C2	GPIO_16	1B	GCLK	None	L1	GPIO_16_CLK2
led[0]	C7	GPIO_07	2A	None	None	R1	GPIO_07
led[1]	A8	GPIO_08	2A	None	None	R1	GPIO_08
led[2]	A9	GPIO_10	2A	None	None	R1	GPIO_10
led[3]	B8	GPIO_11	2A	None	None	R1	GPIO_11
reverse_n	C6	GPIO_06	2A	None	None	R1	GPIO_06
rst_n	B6	GPIO_05	2A	None	None	R1	GPIO_05


パッケージピンの定義のつづき

■Interface Designerの設定の続き

- Check Design クリック
 - エラーが無いことを確認

Check Designで自動

- Save をクリック Saveされている
- Interface Designer をクローズ



■Synthesis をクリック

- エラーはResultタブのTimingエラーのみとなる

■Efinityをクローズ

Timing	
Worst Negative Slack (WNS)	-6.514 ns
Worst Hold Slack (WHS)	0.643 ns
clk	133.085 MHz
Debugger	
Auto Instantiation	No
System Resources	
Packing	00:00:00
Placement	00:00:00
Routing	00:00:00
Peak RSS	177.224 MB

Interface Designerを 使用しないピン定義 Unified Netlist Flow

Unified Netlist Flow

Unified Netlist Flowとは

■Unified Netlist Flow

- Interface Designerの設定を自動で生成
 - 汎用I/Oのみサポート
 - PLL、OSCも対応

ピン仕様

T8F81C2のResource名	Coreピン名	追加の設定
GPIO_R_07	led[0]	--
GPIO_R_08	led[1]	--
GPIO_R_10	led[2]	--
GPIO_R_11	led[3]	--
GPIO_R_05	rst_n	Schmitt Trigger, Weak Pullup
GPIO_R_06	reverse_n	Schmitt Trigger, Weak Pullup
GPIO_L_16 (PLL不使用の場合) または、GPIO_L_20 (PLL使用の場合)	clk	--

演習

■Efinityでプロジェクトを開く

- 手順はコンパイルの章を参照

■エラーを確認

- Resultタブ → Placement → count16sec.place.rpt を開き Unassigned Core Pins を確認

ピン設定

I/Oピンをファイルで指定する場合の設定

- File → Edit Project → Synthesisタブ → Synthesis Options
 - --peri-syn-instantiation : 1
 - --peri-syn-inference : 1
- [OK]、[OK]でProject Editorをクローズ


I/Oピンの設定ファイルを作成

- Projectタブ → ISF Infoの右クリック → Create
 - Filename : count16sec
- [OK]をクリック
- count16sec.isfに以下の内容を記述してCtrl-Sで保存

```
# Set resource assignment ピン番号
design.assign_pkg_pin("led[0]", "C7")
design.assign_pkg_pin("led[1]", "A8")
design.assign_pkg_pin("led[2]", "A9")
design.assign_pkg_pin("led[3]", "B8")
design.assign_pkg_pin("clk", "C2")
design.assign_pkg_pin("reverse_n", "C6")
design.assign_pkg_pin("rst_n", "B6")

# Set property, non-defaults ピンの追加の設定
design.set_property("reverse_n", "SCHMITT_TRIGGER", "1")
design.set_property("reverse_n", "PULL_OPTION", "WEAK_PULLUP")
design.set_property("rst_n", "SCHMITT_TRIGGER", "1")
design.set_property("rst_n", "PULL_OPTION", "WEAK_PULLUP")
```

演習




記述は前章のInterface DesignerのExport Designで生成される.isfファイルを参考にする

ピン設定のつづき

■Synthesis をクリック


- エラーはResultタブのTimingエラーのみとなる

■Efinityをクローズ



Timing	
Worst Negative Slack (WNS)	-6.514 ns
Worst Hold Slack (WHS)	0.643 ns
clk	133.085 MHz
Debugger	
Auto Instantiation	No
System Resources	
Packing	00:00:00
Placement	00:00:00
Routing	00:00:00
Peak RSS	177.224 MB

演習



シミュレーション

RTLシミュレーション

演習

- Windowsでテストベンチファイルをコピー
 - count16sec_tb.v を C:\Efinity\2024.2\project\count16sec\ にコピーする

- Efinityにテストベンチを登録
 - Efinityでプロジェクトを開く(手順はコンパイルの章を参照)
 - Projectタブ → Simulation を右クリック → Add → count16sec_tb.v を選択
 - EfinityをExitする


- Windowsの検索で
 - cmd.exe と入力しコマンドプロンプトを開く

- コマンドプロンプトで入力
 - プロジェクトフォルダーへ移動
 - > cd C:\Efinity\2024.2\project\count16sec
 - 環境変数を設定
 - > C:\Efinity\2024.2\bin\setup.bat
 - RTLシミュレーションの実行
 - Interface Designer Flow
 - > efx_run.bat count16sec.xml --flow rtlsim
 - Unified Netlist Flow
 - > efx_run.bat count16sec.xml --flow ptsimrtl --un_flow

```
C:\Efinity\2022.2\project\count16sec>efx_run.bat count16sec.xml --flow rtlsim
```

```
Running: efx_run_sim.py count16sec --sim rtl --family Trion --device T8F81 -v count16sec.v,t:default --output_dir outflow
simrtl : PASS
```

- 実行ログを確認
 - outflow\count16sec.log




シミュレーション

■ コマンドプロンプトで入力

- 波形の表示

- > gtkwave outflow\\$count16sec.vcd

演習



ネットリストレベルシミュレーション

■ ネットリストレベルシミュレーション

- ネットリストレベルシミュレーションの実行（コマンドプロンプト）

- **Interface Designer Flow**

- > efx_run.bat count16sec.xml --flow mapsim
- > gtkwave outflow\\$count16sec.vcd

- **Unified Netlist Flow**

- count16sec_tb.vの内容をcount16sec_tb_ptsimfc.vで上書きする
- > efx_run.bat count16sec.xml --flow ptsimfc --un_flow
- > gtkwave outflow\\$count16sec.vcd

■ 注意点

- シミュレーションはVerilogのみ対応
- iVerilogのSystemVerilogの対応は"logic"の信号記述のみ

iVerilogの制限
Efivityの論理合成はSystemVerilogに対応

■ ModelSimを使用する場合

- ModelSimのwin32ディレクトリをWindowsのPathに追加する
- --modelsimオプションを使用するとModelsimでシミュレーション可能

- **Interface Designer Flow**

- efx_run.bat count16sec.xml --flow rtlsim --modelsim

- **Unified Netlist Flow**

- efx_run.bat count16sec.xml --flow ptsimrtl --un_flow --modelsim


- <Modelsimインストールフォルダ>\modelsim.ini を修正

- [vlog]の次の行にsvlog =1を追加(SystemVerilog使用の場合)

自動生成されたスクリプトを実行している
<Project>\work_sim\RUNMSIM_count16sec

タイミング解析

タイミングレポート



■ インタフェースブロックの遅延 – count16sec.pt_timing.rpt

Non-registered GPIO Configuration:				
Instance Name	Pin Name	Parameter	Max (ns)	Min (ns)
clk	clk	GPIO_IN	1.954	0.698
reverse_n	reverse_n	GPIO_IN	1.954	0.698
rst_n	rst_n	GPIO_IN	1.954	0.698
led[0]	led[0]	GPIO_OUT	5.361	1.915
led[1]	led[1]	GPIO_OUT	5.361	1.915
led[2]	led[2]	GPIO_OUT	5.361	1.915
led[3]	led[3]	GPIO_OUT	5.361	1.915

インターフェースブロックのタイミングは別ファイルにレポートされる

■ Coreの遅延 – count16sec.timing.rpt

Launch Clock Path name	model name	delay (ns)	cumulative delay (ns)
clk	ipad	0.000	0.000
clk	ipad	0.150	0.150
clk	net	1.167	1.317
CLKBUF_1 I	gbuf	1.185	2.502
CLKBUF_1 O	gbuf	0.000	2.502
clk~0	net	0.000	2.502
edb_top_inst/…/din~FF CLK	ff	0.000	2.502

SDCで解析するのはCore部分の遅延

タイミング制約の基本

■ 制約はプロジェクトの初期段階から入れる

- モジュールレベル合成で十分なマージンを確保
- 全体の合成や配置配線にタイミング制約が無い場合は実行時間が長くなる

■ 基本のタイミング制約は4つ

- クロックの周期(全てのクロックに設定)

- `create_clock -period 100 TCK`

- 異なるクロック間の非同期設定

- `set_clock_groups -exclusive -group {CLK} -group {TCK}`

- 異なるクロック間を同期設計する場合は要注意

- 入力ピンの遅延、出力ピンの遅延

- `set_output_delay -clock CLK -max 0.111 [get_ports {TDO}]`
 - `set_output_delay -clock CLK -min 0.053 [get_ports {TDO}]`
 - `set_input_delay -clock CLK -max 0.321 [get_ports {UPDATE}]`
 - `set_input_delay -clock CLK -min 0.161 [get_ports {UPDATE}]`

- フォルスペスパスの指定(max delayより優先される)

- `set_false_path -from rst_n`

タイミング制約

■自動生成されるサンプルスクリプトを参考にする

- <プロジェクトフォルダー>\outflow\count16sec.pt.sdc
- コメントアウトされている設定は参考として使用
- クロックの設定は必須修正

```
# set_input_delay -clock <CLOCK> -max <MAX CALCULATION> [get_ports {clk}]
# set_input_delay -clock <CLOCK> -min <MIN CALCULATION> [get_ports {clk}]
# set_input_delay -clock <CLOCK> -max <MAX CALCULATION> [get_ports {reverse_n}]
# set_input_delay -clock <CLOCK> -min <MIN CALCULATION> [get_ports {reverse_n}]
```

注：サンプルSDCは配置配線または、Interface Designer の Generate Efinity Constraint Files ボタンで生成される

- JTAGなどのハードマクロの設定に関してはmin/max値はそのまま使用可能

```
# JTAG Constraints
#####
# create_clock -period <USER_PERIOD> [get_ports {jtag_inst1_TCK}]
# create_clock -period <USER_PERIOD> [get_ports {jtag_inst1_DRCK}]
set_output_delay -clock jtag_inst1_TCK -max 0.155 [get_ports {jtag_inst1_TDO}]
set_output_delay -clock jtag_inst1_TCK -min -0.053 [get_ports {jtag_inst1_TDO}]
```

自動生成されたタイミング
は推奨動作条件の値。この
まま使用する

タイミング制約

■count16sec.sdc をエディターで作成

- 「clk」 クロックの周期は「40」 ns (つまり25MHz)
- I/Oの入出力遅延は5ns(この値は仕様ではなく演習として設定してみる)

```
# 40ns@25MHz
create_clock -period 40 clk
# 5ns for all input/output pins
set_output_delay -clock clk 5 [ all_outputs ]
set_input_delay -clock clk 5 [ get_ports {reverse_n} ]
# Set false path to asynchronous reset
set_false_path -from rst_n
```

delay設定値はインターフェースブロックまでのタイミング。
SDC作成時にインターフェースブロックの遅延を加味して値を決める

■Efinityでプロジェクトを読み込む


- Projectタブ → Constraint右クリック → Add
 - File Name : count16sec.sdc
- Synthesis  をクリック
 - Resultタブのエラーなしを確認する
- Efinityをクローズ

Unified Netlist Flow

Unified Netlist Flowの場合のみ、
count16sec.peri.xmlが既にあるとエラー
となるのでコンパイル前に削除する

書き込み

Programmer



Programmer - JTAG

■JTAGで書き込みを行う

演習

- Efinityでプロジェクトを読み込む
 - Programmer  をクリック
- Refresh USB Target  をクリック
 - USB Target にSingle RS232-HSが検出されていること
- Programming Mode : JTAG
- Select Image File  をクリック
 - ファイル名 : outflow/count16sec.bit
- Start Program  をクリック
 - Device is in user mode! と表示され、動作を開始する
- USBを抜く→刺すで電源をトグルする
 - プログラムする前の状態に戻る


注1: Zadigでドライバーをインストールしておくこと

Programmer - SPI Active using JTAG Bridge(new)

■SPI Active using JTAG Bridge(new)で書き込みを行う

演習

- Refresh USB Target  をクリック
 - USB Target にSingle RS232-HSが検出されていることを確認
- Programming Mode : SPI Active using JTAG Bridge(new)
- Image → Select Image File  をクリック
 - ファイル名 : outflow/count16sec.hex
- Auto configure JTAG Bridge Image → Select Image File  をクリック
 - ファイル名 : C:\¥Efinity¥2024.2¥pgm¥fli¥trion¥u00000000_t8.bit
- Start Program  をクリック
 - メッセージに以下のように表示される
 - 木 12月 21 23 10:13:51 - JTAG2SPI programming...done
- USBを抜く→刺すで電源をトグルする
 - 正常動作を開始する

The background of the slide features a complex network of thin, glowing lines in various colors (blue, red, purple, yellow) radiating from a central point on the left side towards the right. This creates a sense of depth and motion.

デバッガ

Debug Wizard (ロジックアナライザ機能)

2024.2+patch 2024.2.294.1.19では
Unified Design Flowでは異常終了する。
修正パッチをお待ちください。

取得するデータのサイクル数 (FPGA内部メモリーを使用)

Trigger and Storage Settings:

- Buffer Depth: 1024
- Input Pipeline Stage: 1
- Capture Control:

Connection Settings:

- JTAG USER TAP: USER1

Select signals:

Signals from: Elaborated Netlist

Filter:

Regular Expression Case Sensitive Filter Auto-Generated Nets Hierarchy View

Name	Width	Clock Domain	Probe Type
rst_n	1	Undefined	DATA AND TRIGGER
rst_ff	2	clk	DATA AND TRIGGER
rst_async	1	Undefined	DATA AND TRIGGER
rst	1	clk	DATA AND TRIGGER
reverse_n	1	Undefined	DATA AND TRIGGER
reverse	1	Undefined	DATA AND TRIGGER
led	4	clk	DATA AND TRIGGER
count	64	clk	DATA AND TRIGGER
clk	1	Undefined	DATA AND TRIGGER

モニタする信号

Next Cancel

Debug Wizard

数字の順番に操作する

デバッグスタート ⑥

デバッグスタート
即時キャプチャー

信号の追加 ⑤
信号の削除


信号のAND/OR条件

USB Target検出 ①

.bitファイル選択 ②

プログラミング ③

デバッガー接続 ④




Debug Wizard

取得回数を2以上にすると
連続複数回の取得が可能

データ取得回数

トリガー前の表示サイクル数

1回で取得する
データサイズ



Debug Wizard

■デバッガを取り除く場合

- EfinityのFileメニュー → Edit Project
- Project Editor窓
 - Debuggerタブ → Debug Auto Instantiation チェックOff

注：デバッガを入れたままクロック系の修正を行うとエラーが発生する場合があります。不明なエラーが発生する場合はデバッガをOffにしてコンパイルをお試しください

Debug

■ EfinityのDebug Wizard をクリック

- 左側の led、count、reverse_n 信号を  ボタンで右側に追加
- Clock Domain の Undefined をダブルクリックして clk に変更
- [Next]、[Finish]

■ EfinityのSynthesis をクリック

- コンパイルの正常終了を確認

■ EfinityのDebugger をクリック

- Refresh USB Target  をクリック
 - USB Target に Single RS232-HS が検出される
- Select Image File  をクリック
 - outflow/count16sec.bit を選択
- Start Programming  をクリック
 - 書き込みの正常終了を確認
- Connect Debugger  をクリック
 - Core Status が Idle に代わる
- Add trigger condition  をクリック
 - reverse_n を選択し [OK] をクリック
- reverse の Value が 0 であることを確認
- [Run] をクリック
- ブレッドボードの reverse_n スイッチを押下
 - 波形が表示される

演習

Appendix

タイミング制約その2

タイミング制約 (デバッガ追加後)

■サンプルファイルの「JTAG」の部分を設定に追加

- サンプルファイル : outflow¥count16sec.pt.sdc
- こちらに設定追加 : count16sec.sdc

オプション

■JTAGのタイミング制約を設定

- 「jtag_inst1_TCK」 クロックの周期を 「66」 ns (つまり15MHz)に設定
- タイミング制約の章を参考に設定しましょう

■False Path指定を追加してみましょう

- 「clk」と「jtag_inst1_TCK」は非同期パスになります

```
# False Path
#####
set_clock_groups -exclusive -group {clk} -group {jtag_inst1_TCK}
```



PLLを使用する

PLLを使用する - Interface Designerの場合

■ 25MHzのclkをPLLで周波数を12.5MHzに変えて使用する

オプション

■ Interface Designerの

- PLLを右クリック → Create Block
 - Instance Name : **pll** ユニークな名前
 - PLL_Resource : PLL_0 Reference Clock ResourceにGPIO_L_20と表示される
 - [Automated Clock Calculation]をクリック
 - PLL Clock Calculatorで
 - Input Pin : 25.0 MHz
 - Output Pin : 12.5 MHz, **clk** RTLのクロックと同じ名前
 - [Finish]
- Check Design  クリック
 - GPIO_L_20にエラーがある
- Interface DesignerのDesign Explorer → GPIO (7) → clk:GPIO_L_16をクリック
 - Block Editor
 - Instance name : **pll_refclk** ユニークな名前
 - Connection Type : pll_clkin
- Instance Viewで
 - pll_refclkのResourceをGPIO_L_20に変更
- Check Design  クリック
 - 0 issueで正常終了
- Interface Designerを閉じる

基板配線はclk専用ピンとpll_refclk専用ピンの両方に同じクロックが入っている

■ Efinityでコンパイルして書き込み

- LEDの点滅速度が1/2になる

PLLを使用する - Unified Netlist Flowの場合

■ 25MHzのclkをPLLで周波数を12.5MHzに変えて使用する

オプション

■ ソースコードにPLLを記述

- count16sec.vを右のように修正

■ count16sec.isfファイルの該当行を修正

- 修正前 : design.assign_pkg_pin("clk","C2")
- 修正後 : design.assign_pkg_pin("pll_refclk","C3")

■ Efinityでコンパイルして書き込み

- LEDの点滅速度が1/2になる

N,M,O, CLKOUT0_DIVの設定値は
前のページのInterface Designerで
確認してコードに反映させる

チュートリアルではPLLにリセット
を入れていませんがロック時間が
データシートの規定以上となります
のでPLLのリセットは必ず行ってく
ださい。

```
module count16sec (
    // Coreのピンを記述(デバイスのピンではない)
    input pll_refclk, // クロック
    input rst_n,      // リセット(負論理)
    input reverse_n, // カウント逆転(負論理)
    output [3:0] led  // LED
);

logic [63:0] count; // カウント値
logic [1:0]rst_n_ff;// リセット同期化
wire rst_n_sync; // リセット同期後


// Unified Netlist Flow: Instantiate EFX_PLL_V1
wire clk;
EFX_PLL_V1 #(
    .N(1),
    .M(32),
    .O(1),
    .CLKOUT0_DIV(64),
    .CLKOUT1_DIV(2),
    .CLKOUT2_DIV(2),
    .REFCLK_FREQ(25.00)
) pll_inst1 (
    .CLKIN(pll_refclk),
    .RSTN(1'b1),
    .CLKOUT0(clk)
);

// リセット同期化回路 (非同期リセットはアサート非同期、ネゲート同期の原則)
always @ (posedge clk or negedge rst_n) begin
    if(~rst_n) begin
```

リフルカウンタ

リップルカウンタ

- 1 / 2 分周カウンタの出力を 1 / 2 分周カウンタのクロックに接続して分周を行う方式。FPGAではクロック本数が増加するため非推奨回路となっている






リセット回路


リセット回路

■非同期リセット端子のルール

- アサートは非同期、ネゲートは同期



非同期にリセットを解除するとカウンタの各ビットがばらばらにスタートする



リセットの解除を同期にすると正常に動作する

その他情報

その他情報

■ <https://www.efinixinc.com/support/>

■ データシート

- Support → Support Home → Documentation

■ ハードウェア デザイン チェックリスト (基板出図に必須のチェック)

- Support → Support Home → Board Design

■ パッケージ ユーザーガイド (パッケージの寸法図、ピンの説明)

- Support → Support Home → Documentation

■ 消費電力見積もり

- Support → Support Home → Board Design

■ サンプルコード

- Support → Support Home → Knowledgebase

■ サンプルデザイン

- Support → Support Home → Examples

デバイスとパッケージを設定すると
プロジェクト専用のチェックリスト
が生成される

サポートについて

- 本資料は秋月電子通商と(株)エクスプローラのコラボレーションで公開させていただいております
- サポート窓口はご購入された販売店となる旨をご了承お願いいたします
- Efinix社製品の商用でのご購入は(株)エクスプローラにお問い合わせいただけますと幸いです

おつかれさまでした
