



PIC10F200/202/204/206

データシート

**6 ピン、8 ビットフラッシュマイクロ
コントローラ**

マイクロチップ社デバイスのコードプロテクション機能に関して、以下の点にご注意ください。

- マイクロチップ社製品は、該当する「マイクロチップ社データシート」に記載されている仕様を満たしています。
- マイクロチップ社では、通常の条件ならびに本来の方法で使用した場合、マイクロチップ社製品は現在市場に流通している同種の製品の中で最もセキュリティの高い製品であると確信しています。
- コードプロテクション機能を解除するための不正かつ違法な方法が存在します。マイクロチップ社の確認している範囲では、このような方法はいずれにおいてもマイクロチップ社製品を「マイクロチップ社データシート」の動作仕様から外れた方法で使用する必要があります。ほとんどの場合、このような行為は知的所有権の侵害にあたります。
- マイクロチップ社は、コードの保全について懸念しているお客様と連携し、対応策に取り組んでいきます。
- マイクロチップ社を含むすべての半導体メーカーの中で、自社のコードのセキュリティを完全に保証できる企業はありません。コードプロテクションとは、マイクロチップ社が製品を「解読不能」として保証しているものではありません。

コードプロテクションは常に進化を続けています。マイクロチップ社では、製品のコードプロテクション機能の改善に継続的に取り組んでいます。マイクロチップ社のコードプロテクション機能を解除しようとする行為は、デジタルミレニアム著作権法に抵触する可能性があります。そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスが可能になった場合、デジタルミレニアム著作権法の定めるところにより、損害賠償訴訟を起こす権利があります。

本書に記載されているデバイスアプリケーションなどに関する情報は、ユーザーの便宜のためにのみ提供されているものであり、更新によって変更されることがあります。アプリケーションと仕様の整合性を保証することは、お客様の責任です。マイクロチップ社は、明示的、暗黙的、書面、口頭、法定のいずれであるかを問わず、本書に記載されている情報に対し、状態、品質、性能、商品性、特定目的への適合性をはじめとする、いかなる類の表明も保証も行いません。マイクロチップ社は、本書の情報およびその使用に起因する一切の責任を否認します。生命維持装置または安全装置へのマイクロチップ社デバイスの使用は、すべて購入者の責任において行われるものとし、購入者はその使用の結果生じたあらゆる損失、支払請求、訴訟、費用からマイクロチップ社を弁護および免責し、すべての補償を約束することに同意するものとします。暗黙的あるいは明示的を問わず、マイクロチップ社が知的財産権を保有しているライセンスは一切譲渡されません。

商標

Microchipの名前付きロゴ、Microchipロゴ、Accuron、dsPIC、KEELOQ、microID、MPLAB、PIC、PICmicro、PICSTART、PRO MATE、PowerSmart、rPIC、SmartShunt は、米国およびその他の国におけるMicrochip Technology Incorporatedの登録商標です。


AmpLab、FilterLab、Migratable Memory、MXDEV、MXLAB、SEEVAL、SmartSensor、The Embedded Control Solutions Companyは、米国におけるMicrochip Technology Incorporatedの登録商標です。

Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、ECAN、ECONOMONITOR、FanSense、FlexROM、fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、Linear Active Thermistor、Mindi、MiWi、MPASM、MPLIB、MPLINK、PICkit、PICDEM、PICDEM.net、PICLAB、PICtail、PowerCal、PowerInfo、PowerMate、PowerTool、REAL ICE、rfLAB、rfPICDEM、Select Mode、Smart Serial、SmartTel、Total Endurance、UNI/O、WiperLock、ZENA は米国およびその他の国におけるMicrochip Technology Incorporatedの商標です。

SQTPは米国におけるMicrochip Technology Incorporatedのサービスマークです。

その他、本書に記載されている商標は、各社に帰属します。

© 2006, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.

 本書は再生紙を使用しています。

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
== ISO/TS 16949:2002 ==

マイクロチップ社では、Chandler および Tempe (アリゾナ州)、Gresham (オレゴン州)、Mountain View (カリフォルニア州)の本部、設計部およびウエハ製造工場がISO/TS-16949:2002 認証を取得しました。マイクロチップ社の品質システムプロセスおよび手順は、PICmicro® 8 ビット MCU、KEELOQ® コードホッピングデバイス、シリアルEEPROM、マイクロベリフェラル、不揮発性メモリ、アナログ製品に採用されています。また、マイクロチップ社の開発システム的设计および製造に関する品質システムは、ISO 9001:2000 の認証を受けています。



MICROCHIP

PIC10F200/202/204/206

6 ピン、8 ビットフラッシュマイクロコントローラ

このデータシートに記載されているデバイス

- PIC10F200
- PIC10F202
- PIC10F204
- PIC10F206

高性能 RISC CPU

- 命令に 33 個の 1 ワード命令のみを使用
- プログラム分岐以外はすべて 1 サイクル命令 (プログラム分岐は 2 サイクル)
- 12 ビット幅の命令
- 深さ 2 レベルのハードウェアスタック
- データおよび命令用として直接、間接、相対の各アドレッシングモード
- 8 ビット幅のデータパス
- 特殊機能ハードウェアレジスタ 8 個
- 動作速度:
 - 4 MHz 内部クロック
 - 1 μ s 命令サイクル

マイクロコントローラ特殊機能

- 4 MHz 精密内部発振器
 - $\pm 1\%$ まで工場校正済み
- In-Circuit Serial Programming™ (ICSP™)
- インサーキットデバッグ (ICD) サポート
- パワーオンリセット (POR)
- デバイスリセットタイマ (DRT)
- 専用オンチップ RC 発振器付きウォッチドッグタイマ (WDT) による動作信頼性の向上
- プログラム可能なコードプロテクション
- 多重化 MCLR 入力ゲイン
- I/O ピンの内部弱プルアップ
- 省電力のスリープモード
- ピン変化によるスリープからのウェイクアップ

低電力機能 / CMOS テクノロジー

- 動作電流:

- $< 350 \mu\text{A} @ 2\text{V}, 4 \text{MHz}$

- 待機電流:
 - $100 \text{nA} @ 2\text{V}$ 、標準
- 低電力の高速フラッシュテクノロジー:
 - 書き換え可能回数 10 万回
 - 40 年を超えるデータ保持
- 完全スタティック設計
- 広範な動作電圧範囲: 2.0V ~ 5.5V
- 広範な温度範囲:
 - 工業用: $-40^\circ\text{C} \sim +85^\circ\text{C}$
 - 拡張用途: $-40^\circ\text{C} \sim +125^\circ\text{C}$

周辺機能の特徴 (PIC10F200/202):

- I/O ピン 4 本:
 - 個別入出力コントロール付き I/O ピン 3 本
 - 入力専用ピン 1 本
 - High シンク / ソース電流 (LED 直接駆動用)
 - 変化によるウェイク
 - 弱プルアップ
- 8 ビットプログラマブルプリスケアラ付き 8 ビットリアルタイムクロック / カウンタ (TMR0)

周辺機能の特徴 (PIC10F204/206):


- I/O ピン 4 本:
 - 個別入出力コントロール付き I/O ピン 3 本
 - 入力専用ピン 1 本
 - High シンク / ソース電流 (LED 直接駆動用)
 - 変化によるウェイク
 - 弱プルアップ
- 8 ビットプログラマブルプリスケアラ付き 8 ビットリアルタイムクロック / カウンタ (TMR0)
- コンパレータ 1 個:
 - 内部絶対電圧リファレンス
 - 両方のコンパレータ入力を外部から視認可能
 - コンパレータ出力を外部から視認可能

表 1-1: PIC10F2XX のメモリおよび機能


デバイス	プログラムメモリ	データメモリ	I/O	タイマ 8 ビット	コンパレータ
	フラッシュ (ワード)	SRAM (バイト)			
PIC10F200	256	16	4	1	0
PIC10F202	512	24	4	1	0
PIC10F204	256	16	4	1	1
PIC10F206	512	24	4	1	1

PIC10F200/202/204/206


SOT-23 のピン配置図



8ピン PDIP のピン配置図



8ピン DFN のピン配置図



目次

1.0	概要	5
2.0	PIC10F200/202/204/206 デバイスの種類	7
3.0	アーキテクチャの概要	9
4.0	メモリ構成	15
5.0	I/O ポート	25
6.0	タイマ0 モジュールと TMR0 レジスタ (PIC10F200/202)	29
7.0	タイマ0 モジュールと TMR0 レジスタ (PIC10F204/206)	33
8.0	コンパレータモジュール	37
9.0	CPU の特殊機能	41
10.0	命令セット概要	51
11.0	開発サポート	59
12.0	電気的特性	63
13.0	DC および AC 特性のグラフ / 表	73
14.0	パッケージ	75
付録 A:	改訂履歴	80
索引		81
	マイクロチップ社の Web サイト	83
	お客様変更通知サービス	83
	お客様サポート	83
	読者アンケート	84
	製品識別システム	85

大切なお客様へ

マイクロチップ社では、お客様にマイクロチップ社製品を効果的にお使いいただくために、わかりやすい文書を提供するように努めています。このため、弊社はおお客様のニーズにさらに的確に応えられるように、出版物の改善を続けていきます。弊社の出版物は、新しい巻や更新情報の発表に合わせて内容の見直しと充実が図られます。

本書に関してご意見やご質問をお持ちのお客様は、電子メールまたはファクスで弊社のマーケティングコミュニケーション部門にご連絡ください。電子メールアドレスは docerrors@mail.microchip.com、ファクス番号は 1-480-792-4150 (国際電話) です。ファクスの場合には、本書の巻末に用意されている「読者アンケート」のページをご利用ください。お客様からのご感想をお待ち致しております。

最新のデータシート

このデータシートの最新版を入手するには、以下の Web サイトから登録手続きを行ってください。

<http://www.microchip.com>

各ページのフッタに記載されている文書番号をご覧になると、データシートのバージョンを確認できます。文書番号の最後の文字がバージョン番号です (例: DS30000A は文書 DS30000 のバージョン A)。

正誤表情報

現行のデバイスには、データシートとの動作上の微妙な相違点や推奨できる暫定的な対策を記した正誤表が存在することがあります。弊社では、デバイスや文書に関する問題を認識した時点で正誤表を発行します。正誤表には、該当するシリコンのバージョンと文書のバージョンが明記されます。

特定のデバイスに関して正誤表の有無を確認するには、以下のいずれかをご利用ください。

- マイクロチップ社の Web サイト: <http://www.microchip.com>
- 該当地域のマイクロチップ社営業所 (最終ページ参照)
- Microchip Corporate Literature Center (米国 - FAX: (480) 792-7277)

営業所または米国の Microchip Corporate Literature Center にお問い合わせになる場合、ご使用のデバイス、シリコンのバージョン、データシートのバージョン (文書番号を含む) をお伝えください。

お客様通知システム

マイクロチップ社の Web サイト (www.microchip.com/cn) で登録手続きを行うと、マイクロチップ社のすべての製品に関する最新情報を受信できるようになります。

PIC10F200/202/204/206

メモ:

1.0 概要

マイクロチップ・テクノロジー社の PIC10F200/202/204/206 デバイスは、低価格かつ高性能で完全スタティックの、8 ビットフラッシュベース CMOS マイクロコントローラです。これらのマイクロコントローラは、わずか 33 個のシングルワード / シングルサイクル命令を使用した RISC アーキテクチャを採用しています。プログラム分岐 (2 サイクル) 以外はすべて 1 サイクル命令です (1 μ s)。PIC10F200/202/204/206 デバイスは、同価格帯の他社製品より 1 桁高い性能を提供します。12 ビット幅の命令は非常に対称性が高く、同クラスの他の 8 ビットマイクロコントローラと比較して、標準で 2:1 のコード圧縮を実現します。使いやすく覚えやすい命令セットにより、開発期間が大幅に短縮されます。

PIC10F200/202/204/206 製品には、システム費用と消費電源の低減につながるさまざまな特殊機能が装備されています。パワーオンリセット (POR) およびデバイスリセットタイマ (DRT) により、外部リセット回路が不要です。INTRC 内部発振器モードを搭載しているので、利用可能な I/O の数は少なく保たれています。省電力スリープモード、ウォッチドッグタイマ、コードプロテクションといった機能は、システム費用および消費電力の低減と信頼性の向上に役立ちます。

PIC10F200/202/204/206 デバイスには、コスト効果が高く、どのような生産量にも対応可能なフラッシュが採用されています。お客様は、マイクロチップ社製フラッシュプログラマブルコントローラの卓越したコストパフォーマンスを享受しつつ、プログラム可能なフラッシュメモリの柔軟性を活用することができます。

PIC10F200/202/204/206 は、フル機能のマクロアセンブラ、ソフトウェアシミュレータ、インサーキットデバッガ、C コンパイラ、低価格開発用プログラマ、フル機能プログラマによってサポートされています。また、すべてのツールは IBM[®] PC およびその互換機でサポートされています。

1.1 アプリケーション

PIC10F200/202/204/206 デバイスは、家庭用医療機器やセキュリティシステムから低電力リモート送受信機に至るまで、幅広いアプリケーションに対応します。フラッシュ技術により、アプリケーションプログラム (送信コード、機器設定、受信周波数など) を非常に短時間で手軽にカスタマイズできます。これらのマイクロコントローラは、スルーホールまたは表面実装のいずれにも対応するコンパクトなパッケージであるため、スペースに制約のあるアプリケーションで実力を発揮します。低価格、省電力、高性能で、さまざまな I/O 構成に対応できる便利な PIC10F200/202/204/206 は、以前にはマイクロコントローラが使用されていなかった領域でも非常に多用途なデバイスになっています (例: タイマ機能、従来よりも大きなシステム向けのロジックおよび PLD、およびコプロセッサ)。

表 1-1: PIC10F200/202/204/206 デバイス

		PIC10F200	PIC10F202	PIC10F204	PIC10F206
クロック	最大動作周波数 (MHz)	4	4	4	4
	メモリ	フラッシュプログラムメモリ	256	512	256
データメモリ (バイト)		16	24	16	24
周辺機能	タイマモジュール	TMR0	TMR0	TMR0	TMR0
	ピン変化によるスリープからのウェイクアップ	あり	あり	あり	あり
	コンパレータ	0	0	1	1
特徴	I/O ピン	3	3	3	3
	入力専用ピン	1	1	1	1
	内部ブルアップ	あり	あり	あり	あり
	In-Circuit Serial Programming™	あり	あり	あり	あり
	命令数	33	33	33	33
	パッケージ	6 ピン SOT-23 8 ピン PDIP、 DFN	6 ピン SOT-23 8 ピン PDIP、 DFN	6 ピン SOT-23 8 ピン PDIP、 DFN	6 ピン SOT-23 8 ピン PDIP、 DFN

PIC10F200/202/204/206 デバイスは、パワーオンリセット、選択可能なウォッチドッグタイマ、選択可能なコードプロテクション機能を備えるほか、大きな I/O 電流に対応し、高精度内部発振器も搭載しています。

PIC10F200/202/204/206 デバイスはデータピン GP0 とクロックピン GP1 によるシリアルプログラミングを使用します。

PIC10F200/202/204/206

メモ:

2.0 PIC10F200/202/204/206 デバイスの種類

さまざまなパッケージオプションが用意されています。本項の情報を利用すると、アプリケーションと量産の要件に応じて適切なデバイスオプションを選択できます。ご注文の際には、本書の末尾にある「PIC10F200/202/204/206 製品識別システム」を使って、正しい部品番号を指定してください。

2.1 クイックターンプログラミング (QTP) デバイス

マイクロチップ社では、工場生産注文の場合に QTP プログラミングサービスを提供しています。お客様が中程度ないし大量のユニットを自社でプログラムすることを避けたいとき、そのコードパターンが安定している場合には、このサービスを利用できます。これらのデバイスはフラッシュデバイスと同様ですが、すべてのフラッシュロケーションとヒューズオプションが工場出荷時にプログラミング済みです。量産品の出荷前には、コードおよび試作に関する特定の検証手順が行われます。詳しくは、お近くのマイクロチップ・テクノロジー社営業所までお問い合わせください。

2.2 シリアルクイックターンプログラミングSM (SQTPSM) デバイス

マイクロチップ社では、各デバイスの複数のユーザー指定場所に応じて異なるシリアル番号をプログラムするという独自のプログラミングサービスを提供しています。シリアル番号はランダム、疑似ランダム、連番のいずれも可能です。

シリアルプログラミングにより、各デバイスに番号を割り当てて、エントリコード、パスワード、あるいは ID 番号として利用することができます。

PIC10F200/202/204/206

メモ:

3.0 アーキテクチャの概要

PIC10F200/202/204/206 デバイスの優れた性能は、RISC マイクロプロセッサに共通する数多くのアーキテクチャ面での特徴によって実現されています。第一に、PIC10F200/202/204/206 デバイスでは、プログラムとデータに別々のバスでアクセスするハーバードアーキテクチャが使用されています。この場合、従来のフォンノイマンアーキテクチャと比べて帯域幅が広がります。フォンノイマンアーキテクチャでは、プログラムとデータが共通のバスでフェッチされるためです。プログラムメモリとデータメモリを分けることで、命令を 8 ビット幅のデータワード以外のサイズにすることができます。命令オペコードは 12 ビット幅なので、命令を単一ワードに収めることが可能です。12 ビット幅のプログラムメモリアクセスバスでは、12 ビットの命令を 1 サイクルでフェッチします。2 ステージのパイプラインでは、命令のフェッチと実行をオーバーラップさせます。結果として、プログラムの分岐を除けば、すべての命令 (33 個) は単一サイクル内 (1 μ s @ 4 MHz) で実行されます。

以下の表は、PIC10F200/202/204/206 デバイスのプログラムメモリ (フラッシュ) とデータメモリ (RAM) を記載したものです。

表 3-1: PIC10F2XX メモリ

デバイス	メモリ	
	プログラム	データ
PIC10F200	256 x 12	16 x 8
PIC10F202	512 x 12	24 x 8
PIC10F204	256 x 12	16 x 8
PIC10F206	512 x 12	24 x 8

PIC10F200/202/204/206 デバイスはそのレジスタファイルとデータメモリを直接または間接的にアドレス指定することができます。PC を含むすべての特殊機能レジスタ (SFR) は、データメモリにマッピングされます。PIC10F200/202/204/206 デバイスでは、非常に直交性 (対称性) の高い命令セットが使われているため、使用するアドレッシングモードに関係なく、どのレジスタでもあらゆる演算を実行することができます。「特殊な最適条件」がなく、直交性が高いため、PIC10F200/202/204/206 デバイスのプログラミングは簡単で効率的です。また、学習曲線もかなりゆるやかになります。

PIC10F200/202/204/206 デバイスには、8 ビット ALU およびワーキングレジスタがあります。ALU は汎用の数値演算ユニットです。このユニットは任意のレジスタファイルとワーキングレジスタのデータを使って数値演算およびブール関数を実行します。

ALU は 8 ビット幅で、加算、減算、シフト演算、および論理演算を実行できます。特に記載がない限り、数値演算では 2 の補数表現が使われます。2 オペランド命令では、通常 1 つのオペランドが W (ワーキング) レジスタです。もう 1 つのオペランドはファイルレジスタまたは即値定数です。1 オペランド命令の場合、そのオペランドは W レジスタまたはファイルレジスタのいずれかです。

W レジスタは ALU の演算の使用される 8 ビットのワーキングレジスタです。アドレス指定可能なレジスタではありません。

実行される命令によっては、ALU が STATUS レジスタのキャリー (C)、デジットキャリー (DC)、ゼロ (Z) ビットの値に影響を及ぼすことがあります。減算では、C ビットがボロー、DC ビットがデジットボローアウトビットとして動作します。例については、SUBWF および ADDWF 命令を参照してください。

図 3-1 および図 3-2 は、簡単なブロック図です。表 3-2 に、対応するデバイスピンの説明を示します。

PIC10F200/202/204/206

図 3-1: PIC10F200/202 ブロック図





図 3-2: PIC10F204/206 ブロック図



PIC10F200/202/204/206

表 3-2: PIC10F200/202/204/206 ピンアウトの説明

名前	機能	入力 タイプ	出力 タイプ	説明
GP0/ICSPDAT/CIN+	GP0	TTL	CMOS	双方向の I/O ピン。内部弱プルアップとピン変化によるスリープからのウェイクアップをソフトウェアでプログラム可能
	ICSPDAT	ST	CMOS	In-Circuit Serial Programming™ データピン。
	CIN+	AN	—	コンパレータ入力 (PIC10F204/206 のみ)。
GP1/ICSPCLK/CIN-	GP1	TTL	CMOS	双方向の I/O ピン。内部弱プルアップとピン変化によるスリープからのウェイクアップをソフトウェアでプログラム可能
	ICSPCLK	ST	CMOS	In-Circuit Serial Programming クロックピン。
	CIN-	AN	—	コンパレータ入力 (PIC10F204/206 のみ)。
GP2/T0CKI/COUT/ FOSC4	GP2	TTL	CMOS	双方向の I/O ピン。
	T0CKI	ST	—	TMR0 へのクロック入力。
	COUT	—	CMOS	コンパレータ出力 (PIC10F204/206 のみ)。
	FOSC4	—	CMOS	発振器 (1/4 分周出力)。
GP3/MCLR/VPP	GP3	TTL	—	入力ピン。内部弱プルアップ、およびピン変化によるスリープからのウェイクアップをソフトウェアでプログラム可能
	MCLR	ST	—	マスタクリア (リセット)。 <u>MCLR</u> として構成されている場合、このピンはデバイスへのアクティブロー (<u>負論理</u>) リセットです。デバイスの通常動作中は、GP3/MCLR/VPP の電圧を VDD 以下に保ちます。VDD を超えると、デバイスはプログラミングモードに入ります。 <u>MCLR</u> として設定されると、弱プルアップが常時オンになります。
	VPP	HV	—	プログラミング電圧入力
VDD	VDD	P	—	ロジックおよび I/O ピン用プラス電源
VSS	VSS	P	—	ロジックおよび I/O ピン用グラウンド

記号の説明 : I= 入力、O= 出力、I/O= 入 / 出力、P= 電源、—= 未使用、TTL=TTL 入力、
ST= シュミットトリガ入力、AN= アナログ入力

3.1 クロック方式 / 命令サイクル

クロックは内部で四分割され、Q1、Q2、Q3、Q4 という4つの重複しない直角位相クロックが生成されます。内部では、プログラムカウンタ (PC) が Q1 ごとにインクリメントされ、命令がプログラムメモリからフェッチされて Q4 の命令レジスタにラッチされます。命令は次の Q1 から Q4 までの間にデコードおよび実行されます。図 3-3 および例 3-1 には、クロックと命令実行フローが示されています。


3.2 命令フロー / パイプライン

命令サイクルは、4つのQサイクル(Q1、Q2、Q3、Q4)で構成されています。命令のフェッチおよび実行はパイプライン処理され、フェッチとデコードおよび実行がそれぞれ1命令サイクルで完了します。しかし、パイプライン処理により、各命令は1サイクルで効果的に実行されます。命令によりプログラムカウンタが変化した場合(GOTOなど)、その命令を完了するには、2サイクルが必要です(例3-1)。


フェッチサイクルは、プログラムカウンタ(PC)によるQ1のインクリメントで始まります。

実行サイクルでは、フェッチされた命令がサイクルQ1で命令レジスタ(IR)にラッチされます。次に、この命令はQ2、Q3、Q4のサイクル中にデコードされ実行されます。データメモリはQ2サイクル中に読み出され(オペランドの読み出し)、Q4サイクル中に書き込まれます(結果格納先への書き込み)。

図 3-3: クロック / 命令サイクル



例 3-1: 命令パイプラインフロー



PIC10F200/202/204/206

メモ:

4.0 メモリ構成


PIC10F200/202/204/206 のメモリはプログラムメモリとデータメモリで構成されています。データメモリバンクへのアクセスには、ファイルセレクトレジスタ (FSR) が使用されます。

4.1 PIC10F200/204 のプログラムメモリ構成 PIC10F200/204

PIC10F200/204 デバイスには、512 x 12 のプログラムメモリ空間をアドレス指定できる9ビットのプログラムカウンタ (PC) があります。

PIC10F200/204 の場合、最初の 256 x 12 (0000h-00FFh) のみが物理的に実装されています (図 4-1 参照)。この境界を超える場所にアクセスすると、最初の 256 x 12 空間 (PIC10F200/204) 内でラップアラウンド (折り返し) が発生します。有効なリセットベクタは 0000h です (図 4-1 参照)。00FFh (PIC10F200/204) には内部クロック発振器の校正値があります。この値は絶対に上書きしないでください。

図 4-1: のプログラムメモリマップおよびスタック PIC10F200/204




PIC10F200/202/204/206

4.2 PIC10F200/204 のプログラムメモリ構成 PIC10F202/206

PIC10F202/206 デバイスには、1024 x 12 のプログラムメモリ空間をアドレス指定できる 10 ビットのプログラムカウンタ (PC) があります。

PIC10F202/206 の場合、最初の 512 x 12 (0000h-01FFh) のみが物理的に実装されています (図 4-2 参照)。この境界を超える場所にアクセスすると、最初の 512 x 12 空間 (PIC10F202/206) 内でラップアラウンド (折り返し) が発生します。有効なリセットベクタは 0000h です (図 4-2 参照)。01FFh (PIC10F202/206) には内部クロック発振器の校正值があります。この値は絶対に上書きしないでください。

図 4-2: PIC10F202/206 のプログラムメモリマップおよびスタック PIC10F202/206



4.3 データメモリ構成

データメモリはレジスタまたは RAM で構成されています。したがって、デバイスのデータメモリはそのレジスタファイルによって指定されます。レジスタファイルは 2 つの機能グループに分類されます。1 つは特殊機能レジスタ (SFR) で、もう 1 つは汎用レジスタ (GPR) です。

特殊機能レジスタには、TMR0 レジスタ、プログラムカウンタ (PCL)、STATUS レジスタ、I/O レジスタ (GPIO)、ファイルセレクトレジスタ (FSR) などがあります。また、特殊機能レジスタは、I/O ポートの構成やプリスケラオプションの制御に使用されます。

汎用レジスタは、命令が発行するコマンドに応じてデータおよび制御情報の格納に使用されます。

PIC10F200/204 のレジスタファイルは、7 個の特殊機能レジスタおよび 16 個の汎用レジスタで構成されています (図 4-3 および 図 4-4)。

PIC10F202/206 のレジスタファイルは、8 個の特殊機能レジスタおよび 24 個の汎用レジスタで構成されています (図 4-4)。

4.3.1 汎用レジスタファイル

汎用レジスタファイルは、直接またはファイルセレクトレジスタ (FSR) を通じて間接的にアクセスされます。セクション 4.9 「間接データアドレッシング INDF および FSR レジスタ」を参照してください。

図 4-3: PIC10F200/204 レジスタファイルマップ

ファイルアドレス	
00h	INDF ⁽¹⁾
01h	TMR0
02h	PCL
03h	STATUS
04h	FSR
05h	OSCCAL
06h	GPIO
07h	CMCON0 ⁽²⁾
08h	実装なし ⁽³⁾
0Fh	
10h	汎用 レジスタ
1Fh	

注 1: 物理的レジスタではありません。セクション 4.9「間接データアドレッシング INDF および FSR レジスタ」を参照してください。

注 2: PIC10F204 のみ PIC10F200 には実装されていません。00h として読み取られます。

注 3: 実装されていません。00h として読み取られます。

図 4-4: PIC10F202/206 レジスタファイルマップ

ファイルアドレス	
00h	INDF ⁽¹⁾
01h	TMR0
02h	PCL
03h	STATUS
04h	FSR
05h	OSCCAL
06h	GPIO
07h	CMCON0 ⁽²⁾
08h	汎用 レジスタ
1Fh	

注 1: 物理的レジスタではありません。セクション 4.9「間接データアドレッシング INDF および FSR レジスタ」を参照してください。

注 2: PIC10F206 のみ PIC10F202 には実装されていません。00h として読み取られます。

PIC10F200/202/204/206

4.3.2 特殊機能レジスタ

特殊機能レジスタ (SFR) は、CPU と周辺機能によって使用されるレジスタで、デバイスの動作を制御します (表 4-1)。

特殊機能レジスタは2つの種類に分類できます。ここでは、「コア」機能に関連する特殊機能レジスタについて説明します。周辺機能の動作に関連する特殊機能レジスタについては、各周辺機能の項で説明します。

表 4-1: 特殊機能レジスタ (SFR) の一覧 (PIC10F200/202/204/206)

アドレス	名前	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	Value on パワーオン リセット ⁽²⁾	ページ 番号
00h	INDF	FSR の内容を使用してデータメモリのアドレスを指定 (物理的レジスタではない)								xxxx xxxx	23
01h	TMR0	8 ビットリアルタイムクロック / カウンタ								xxxx xxxx	29, 33
02h ⁽¹⁾	PCL	PC の下位 8 ビット								1111 1111	22
03h	STATUS	GPWUF	CWUF ⁽⁵⁾	—	\overline{TO}	\overline{PD}	Z	DC	C	00-1 1xxx ⁽³⁾	19
04h	FSR	間接データメモリアドレスポインタ								111x xxxx	23
05h	OSCCAL	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	FOSC4	1111 1110	21
06h	GPIO	—	—	—	—	GP3	GP2	GP1	GP0	---- xxxx	25
07h ⁽⁴⁾	CMCON0	CMPOUT	\overline{COUTEN}	POL	$\overline{CMPT0CS}$	CM PON	CN REF	CP REF	\overline{CWU}	1111 1111	34
該当なし	TRISGPIO	—	—	—	—	I/O 制御レジスタ			---- 1111	37	
該当なし	OPTION	\overline{GPWU}	\overline{GPPU}	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	20

記号の説明: — = 実装なし、「0」として読み取られる。x = 不明。u = 不変。q = 条件により変化する値

- 注
- 1: プログラムカウンタの上位バイトには直接アクセスできません。このようなビットへのアクセス方法については、セクション 4.7 「プログラムカウンタ」を参照してください。
 - 2: その他の (電源投入以外) リセットには、 \overline{MCLR} による外部リセット、ウォッチドッグタイマリセット、ピン変化によるウェイクアップリセットがあります。
 - 3: その他のリセット指定値については、表 9-1 を参照してください。
 - 4: PIC10F204/206 のみ
 - 5: PIC10F204/206 のみ 他のすべてのデバイスの場合、このビットは予約されており使用できません。

4.4 STATUS レジスタ

このレジスタは、ALU の演算状態、リセット状態、ページ選択ビットで構成されます。

STATUS レジスタは、他のすべてのレジスタと同様に、任意の命令の結果格納先になることができます。STATUS レジスタが Z、DC、C のいずれかのビットに影響を及ぼす命令の格納先である場合、これらのビットへの書き込みは無効になります。これらのビットはデバイスのロジックに従って設定またはクリアされます。また、TO および PD ビットは書き込みできません。したがって、STATUS レジスタを格納先とする命令の結果は、本来の想定と異なる場合があります。

例えば、CLRF STATUS は上位 3 ビットをクリアし、Z ビットを設定します。これにより、STATUS レジスタは 000u u1uu (u = 不変) のままになります。

したがって、STATUS レジスタを変更する際の命令には、BCF、BSF、MOVWF のみを使用することを推奨します。これらの命令は STATUS レジスタの Z、DC、C ビットのいずれにも影響を及ぼしません。STATUS ビットに影響を及ぼすその他の命令については、**セクション 10.0 「命令セット概要」**を参照してください。

レジスタ 4-1: STATUS レジスタ

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
GPWUF	CWUF ⁽¹⁾	—	TO	PD	Z	DC	C
ビット 7							ビット 0

記号の説明:

R = 読み出し可	R = 書き込み可	U = ビットの実装なし。「0」 として読み取られる
-n = POR 時の値	「1」 = ビットが設定される	「0」 = ビットがクリアされる x = 不明

- ビット 7 **GPWUF:** GPIO リセットビット
1 = ピン変化によるスリープからのウェイクアップでのリセット
0 = 電源投入またはその他のリセットの後
- ビット 6 **CWUF:** コンパレータの変化によるウェイクアップフラグビット⁽¹⁾
1 = コンパレータ変化によるスリープからのウェイクアップでのリセット
0 = 電源投入またはその他のリセットの後
- ビット 5 **予備:** 使用しません。このビットを使用すると、将来の製品の上位互換性に影響を及ぼすおそれがあります。
- ビット 4 **TO:** タイムアウトビット
1 = 電源投入後、CLRWDT 命令または SLEEP 命令の後
0 = WDT タイムアウト発生
- ビット 3 **PD:** パワーダウンビット
1 = 電源投入後、または CLRWDT 命令による
0 = SLEEP 命令の実行による
- ビット 2 **Z:** ゼロビット
1 = 算術演算または論理演算の結果がゼロ
0 = 算術演算または論理演算の結果がゼロ以外
- ビット 1 **DC:** デジットキャリー / ボロービット (ADDWF および SUBWF 命令用)
ADDWF:
1 = 結果の第 4 下位ビットからのキャリーが発生した
0 = 結果の第 4 下位ビットからのキャリーが発生しなかった
SUBWF:
1 = 結果の第 4 下位ビットからのボローが発生しなかった
0 = 結果の第 4 下位ビットからのボローが発生した
- ビット 0 **C:** キャリー / ボロービット (ADDWF、SUBWF および RRF、RLF 命令用)
ADDWF: **SUBWF:** **RRF または RLF:**
1 = キャリーが発生した 1 = ボローが発生しなかった ビットに LSB または MSB をロードする
0 = キャリーが発生しなかった 0 = ボローが発生した

注 1: このビットは PIC10F204/206 で使用されます。コード互換性の問題があるため、PIC10F200/202 ではこのビットを使用しないでください。

PIC10F200/202/204/206

4.5 OPTION レジスタ

OPTION レジスタは 8 ビット幅の書き込み専用レジスタであり、タイマ 0/WDT プリスケアラおよびタイマ 0 を設定するさまざまなコントロールビットで構成されます。

OPTION 命令の実行により、W レジスタの内容は OPTION レジスタに転送されます。リセットでは、OPTION<7:0> ビットが設定されます。

注： TRIS ビットが「0」に設定されると、ピン変化によるウェイクアップ機能とプルアップ機能がそのピンに関して無効になります (TRIS が GPPU と GPWU の OPTION 制御を無効にする)。

注： TOCS ビットが「1」に設定されると、TOCKI ピンの TRIS 機能が無効になります。

レジスタ 4-2: OPTION レジスタ

W-1	W-1	W-1	W-1	W-1	W-1	W-1	W-1
GPWU	GPPU	TOCS	TOSE	PSA	PS2	PS1	PS0
ビット 7							ビット 0

記号の説明：

R = 読み出し可 R = 書き込み可 U = ビットの実装なし。「0」として読み取られる
 -n = POR 時の値 「1」 = ビットが設定される 「0」 = ビットがクリアされる x = 不明

ビット 7 **GPWU:** ピン変化によるウェイクアップ有効化ビット (GP0、GP1、GP3)

1 = 無効
 0 = 有効

ビット 6 **GPPU:** 弱プルアップビット (GP0、GP1、GP3)

1 = 無効
 0 = 有効

ビット 5 **TOCS:** タイマ 0 クロックソース選択ビット

1 = TOCKI ピンでの遷移 (TOCKI ピンの TRIS を上書きする)
 0 = 内部命令サイクルクロックでの遷移、Fosc/4

ビット 4 **TOSE:** タイマ 0 ソースエッジ選択ビット

1 = TOCKI ピンでの High から Low への遷移でインクリメント
 0 = TOCKI ピンでの Low から High への遷移でインクリメント

ビット 3 **PSA:** プリスケアラ割り当てビット

1 = プリスケアラを WDT に割り当て
 0 = プリスケアラをタイマ 0 に割り当て

ビット 2-0 **PS<2:0>:** プリスケアラレート選択ビット

ビット値	タイマ 0 レート	WDT レート
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

4.6 OSCCAL レジスタ

発振器校正 (OSCCAL) レジスタは、内蔵の高精度 4 MHz 発振器を校正するために使用されます。このレジスタには、校正用の 7 つのビットが含まれています。

注： デバイスを消去すると、内部発振器用に事前にプログラムされている内部校正值も消去されます。後で正しく再プログラムできるように、消去する前に校正值を読み出しておく必要があります。

校正定数を入れた後には、その値を変更しないでください。セクション 9.2.2 「内部 4 MHz 発振器」を参照してください。

レジスタ 4-3: OSCCAL レジスタ

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-0
CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	FOSC4
ビット 7							ビット 0

記号の説明：

R = 読み出し可 R = 書き込み可 U = ビットの実装なし。「0」として読み取られる
 -n = POR 時の値 「1」 = ビットが設定される 「0」 = ビットがクリアされる x = 不明

ビット 7-1 **CAL<6:0>**: 発振器校正ビット

01111111 = 最大周波数

•

•

•

0000001

0000000 = 中心周波数

11111111

•

•

•

1000000 = 最小周波数

ビット 0 **FOSC4**: INTOSC/4 出力イネーブルビット (1)

1 = GP2 への INTOSC/4 出力

0 = GP2 に適用される GP2/T0CKI/COUT

注 1: 有効になっている場合、GP2/T0CKI/COUT 制御レジスタよりも優先されます。

4.7 プログラムカウンタ

任意のプログラム命令が実行されると、プログラムカウンタ (PC) には、次に実行されるプログラム命令のアドレスが入ります。命令が PC を変更しない限り、PC 値は各命令サイクルごとに1ずつ増えます。


GOTO 命令の場合、GOTO 命令ワードから PC のビット 8:0 が与えられます。PCL は PC<7:0> にマッピングされます。

CALL 命令または PCL が格納先である命令の場合、PC のビット 7:0 が再び命令ワードから与えられます。ただし、PC<8> は命令ワードによるものではありませんが、常にクリアされます (図 4-5)。

PCL が格納先である命令または PCL 変更命令には、MOVWF PC、ADDWF PC、BSF PC、5 があります。

注: PC<8> は CALL 命令または PCL 変更命令でクリアされるため、すべてのサブルーチンコールまたは計算ジャンプはプログラムメモリページ (512 ワード長) の最初の 256 ロケーションに限定されます。

図 4-5: PC 分岐命令のロード方法



4.7.1 リセットの影響

プログラムカウンタ (PC) はリセットと同時にセットされます。したがって、PC はプログラムメモリの最終アドレス (つまり、発振器の校正命令) を指定することになります。MOVLW XX の実行後、PC は 0000h にロールオーバーして、ユーザーコードの実行を開始します。

4.8 スタック

PIC10F200/204 デバイスには、深さ 2 レベルの 8 ビット幅ハードウェアプッシュ/ポップスタックがあります。

PIC10F202/206 デバイスには、深さ 2 レベルの 9 ビット幅ハードウェアプッシュ/ポップスタックがあります。

CALL 命令はスタック 1 の現在値をスタック 2 にプッシュし、1 つインクリメントされた現在の PC 値をスタックレベル 1 にプッシュします。3 回以上連続して CALL が実行された場合には、最新の 2 つのリターンアドレスのみが格納されます。

RETLW 命令はスタックレベル 1 の内容を PC にポップし、スタックレベル 2 の内容をレベル 1 にコピーします。3 回以上連続して RETLW が実行されると、スタックは以前にスタックレベル 2 に格納されたアドレスで一杯になります。

- 注**
- 1: W レジスタには、命令で指定されたリテラル値がロードされます。これは、プログラムメモリ内でのデータルックアップテーブルの実装に特に役立ちます。
 - 2: スタックオーバーフローまたはスタックアンダーフローの状態を示す STATUS ビットはありません。
 - 3: PUSH または POP と呼ばれる命令ニモニックはありません。これらは、CALL 命令と RETLW 命令の実行によって発生する処理です。

4.9 間接データアドレッシング INDF および FSR レジスタ

INDF レジスタは物理的には存在しないレジスタです。INDF のアドレス指定は、実際には FSR レジスタにアドレスが含まれているレジスタのアドレスを指定することになります (FSR はポインタ)。このため、間接アドレッシングと呼ばれます。

4.10 間接アドレッシング

- レジスタファイル 09 には値 10h が含まれています
- レジスタファイル 0A には値 0Ah が含まれています
- 値 09 を FSR レジスタにロードします
- INDF レジスタの読み出しで 10h の値が返されます
- FSR レジスタの値を 1 ずつインクリメントします (FSR = 0A)
- INDF レジスタの読み出しで 0Ah の値が返されます

INDF 自体の間接的な読み出しでは (FSR = 0)、00h が生成されます。INDF レジスタへの間接的な書き込みでは、動作が発生しません (ただし、STATUS ビットが影響を受ける場合があります)。

例 4-1 に、間接アドレッシングを使用して RAM ロケーション 10h ~ 1Fh をクリアする簡単なプログラムを示します。

例 4-1: 間接アドレッシングを使用した RAM の初期化

```


MOV LW 0x10 ;initialize pointer
MOV WF FSR ;to RAM
NEXT CLR F INDF ;clear INDF
;register
INCF FSR,F ;inc pointer
BT FSC FSR,4 ;all done?
GOTO NEXT ;NO, clear next
CONTINUE
: ;YES, continue
:
    
```

FSR は 5 ビット幅のレジスタです。INDF レジスタと併用して、データメモリ領域のアドレスを間接的に指定します。

データメモリアドレス 00h ~ 1Fh を選択する場合には、FSR<4:0> ビットが使用されます。

注: PIC10F200/202/204/206 - バンキングを使用しません。FSR <7:5> は実装されず、複数の「1」として読み取られます。

図 4-6: 直接 / 間接アドレッシング (PIC10F200/202/204/206)



PIC10F200/202/204/206

メモ:

5.0 I/O ポート

他のすべてのレジスタと同様に、I/O レジスタもプログラム制御で書き込みと読み出しが可能です。ただし、読み出し命令 (MOVWF GPIO, W など) では、ピンの入出力モードとは独立に、常に I/O ピンが読み出されます。リセット時には、I/O 制御レジスタがすべてセットされているため、すべての I/O ポートが入力 (入力はハイインピーダンス) として定義されます。

5.1 GPIO

GPIO は 8 ビットの I/O レジスタです。下位 4 ビットのみが使用されます (GP<3:0>)。ビット 7 から 4 は実装されていないので、「0」として読み取られます。GP3 が入力専用ピンである点に注意してください。ピン GP0、GP1、GP3 は弱プルアップおよび変化によるウェイクアップを設定できます。変化によるウェイクアップおよび弱プルアップ機能はピンごとに選択可能ではありません。GP3/MCLR が MCLR として構成されている場合、弱プルアップは常にオンですが、このピンでは変化によるウェイクアップは無効です。

5.2 TRIS レジスタ

出力ドライバ制御レジスタには、TRIS f 命令の実行によって W レジスタの内容がロードされます。TRIS レジスタのビットが「1」のとき、対応する出力ドライバはハイインピーダンスモードになります。「0」の場合、選択したピンに出力データラッチの内容が反映されて、出力バッファが有効になります。入力専用の GP3 と、さまざまなレジスタによって制御される GP2/T0CKI/COUT/FOSC4 ピンは例外です。表 5-1 を参照してください。

注： ポートの読み出しではピンが読み出されます。出力データラッチは読み出されません。したがって、任意のピンの出力ドライバが有効で High になっていても、外部システムがそのピンを Low に保持している場合、ポートの読み出しでピンは Low であることがわかります。

TRIS レジスタは「書き込み専用」レジスタで、リセット時にセットされます (出力ドライバ無効)。


表 5-1: ピン機能の優先順位

優先順位	GP0	GP1	GP2	GP3
1	CIN+	CIN-	FOSC4	I/MCLR
2	TRIS GPIO	TRIS GPIO	COUT	—
3	—	—	T0CKI	—
4	—	—	TRIS GPIO	—

5.3 I/O インタフェース

I/O ポートピンの等価回路が図 5-1 に示されています。入力専用の GP3 を除くすべてのポートピンは、入力および出力の両方に使用できます。入力の場合、これらのピンはラッチなしです。入力命令 (MOVWF GPIO, W など) によって読み出されるまでは、何らかの入力が存在している必要があります。出力はラッチされ、出力ラッチが再度書き込まれるまで変わりません。ポートピンを出力として使用するには、対応する TRIS の方向制御ビットをクリアする必要があります (= 0)。入力として使用するには、対応する TRIS ビットを設定する必要があります。どの I/O ピン (GP3 以外) も入力または出力として個別にプログラムできます。

図 5-1: PIC10F200/202/204/206 の I/O ピンの等価回路



PIC10F200/202/204/206

表 5-2: ポートレジスタの一覧

アドレス	名前	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	パワーオンリセットの値	他のすべてのリセットの値
該当なし	TRISGPIO	—	—	—	—	I/O 制御レジスタ				---- 1111	--- 1111
該当なし	OPTION	GPWU	GPPU	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
03h	STATUS	GPWUF	CWUF	—	TO	PD	Z	DC	C	00-1 1xxx	qq-q quuu ^{(1),(2)}
06h	GPIO	—	—	—	—	GP3	GP2	GP1	GP0	---- xxxxx	---- uuuu

記号の説明: 網掛け部分はポートレジスタでは使用されないため、「0」として読み取られます。
 — = 実装なし、「0」として読み取られる。x = 不明。u = 不変
 q = 条件により異なる

- 注 1: リセットの原因がピン変化によるウェイクアップだった場合、ビット7=1 その他のリセットでは、ビット7=0
 2: リセットの原因がコンパレータ変化によるウェイクアップだった場合、ビット6=1 その他のリセットでは、ビット6=0

5.4 I/O プログラミングの注意点

5.4.1 双方向 I/O ポート

命令の中には、内部で読み出しの後に書き込みを行うものがあります。例えば、BCF および BSF 命令はポート全体を CPU に読み込み、ビット演算を実行して、結果を再度書き込みます。このような命令を1本以上のピンが入出力の両方に使用されるポートに適用する場合には、注意が必要です。たとえば、GPIO のビット2にBSFが適用されると、GPIO の8つすべてのビットがCPUに読み込まれ、ビット2が設定されて、GPIO 値が出力ラッチに書き込まれます。GPIO の別のビットが双方向 I/O ピン (例えばビット0) として使用され、この時点で入力として定義されている場合、そのピン自体の入力信号がCPUに読み込まれ、このピンのデータラッチに再度書き込まれて、前の内容を上書きしてしまいます。ピンが入力モードになっている間は、問題ありません。しかし、後でビット0が出力モードに切り替わると、データラッチの内容が不明になることがあります。

例 5-1 は、I/O ポートに2つの連続する 読み出し - 変更 - 書き込み命令 (BCF、BSF など) が適用された場合の結果を示しています。

High または Low を出力中のピンに対しては、このピンのレベルを変更する目的で外部デバイスからのドライブを行わないでください (「ワイヤード OR」、「ワイヤード AND」)。この結果発生する高出力電流により、チップが損傷するおそれがあります。

例 5-1: I/O ポートでの読み出し - 変更 - 書き込み命令

```

;Initial GPIO Settings
;GPIO<3:2> Inputs
;GPIO<1:0> Outputs
;
;
;           GPIO latch   GPIO pins
;           -----
BCF   GPIO, 1 ;---- pp01   ---- pp11
BCF   GPIO, 0 ;---- pp10   ---- pp11
MOVLW 007h;
TRIS  GPIO   ;---- pp10   ---- pp11
;


```

注 1: ユーザーはピン値として ---- pp00 を予想していた可能性があります。2つ目の BCF で、GP1 はピン値 (High) としてラッチされました。

5.4.2 I/O ポートの連続動作

I/O ポートへの実際の書き込みは、命令サイクルの最後に行われますが、読み出しについては、命令サイクルの開始時点でデータが有効でなければなりません (図 5-2)。したがって、同じ I/O ポートで書き込みの後に読み出しが行われる場合、注意が必要です。連続する命令では、次の命令によってそのファイルが CPU に読み込まれる前に、ピン電圧が安定できる (負荷によって異なる) ようにする必要があります。この状況が実現できないと、新しい状態ではなく、そのピンの前の状態が CPU に読み込まれる可能性があります。不確かな場合、NOP など、この I/O ポートにアクセスしない命令を使って、連続する命令を切り離れた方が無難です。

図 5-2: I/O の連続動作 (PIC10F200/202/204/206)



PIC10F200/202/204/206

メモ:

6.0 タイマ0 モジュールと TMR0 レジスタ (PIC10F200/202)

タイマ0 モジュールには以下の機能があります。

- 8ビットタイマ/カウンタレジスタ、TMR0
- 読み取りおよび書き込み可能
- ソフトウェアプログラマブル 8ビットプリスケアラ
- 内部または外部クロック選択
 - 外部クロック用エッジ選択

図 6-1はタイマ0モジュールの概略ブロック図です。

T0CS ビット (OPTION<5>) をクリアすると、タイマモードが選択されます。タイマモードの場合、タイマ0モジュールは命令サイクルごとにインクリメントします (プリスケアラなし)。TMR0 レジスタに書き込まれると、以降の2サイクル (図 6-2および図 6-3) について、インクリメントが禁止されます。TMR0 レジスタに調整値を書き込むと、この現象を回避できます。

T0CS ビット (OPTION<5>) を設定すると、カウンタモードが選択されます。このモードの場合、T0CKI ピンの立ち上がりエッジまたは立ち下がりエッジごとにインクリメントします。T0SE ビット (OPTION<4>) はソースエッジを決定します。T0SE ビットをクリアすると、立ち上がりエッジが選択されます。外部クロック入力の制限については、**セクション 6.1「外部クロックによるタイマ0の使用方法 (PIC10F200/202)」** で詳しく説明します。

プリスケアラはタイマ0モジュールまたはウォッチドッグタイマのいずれか一方で使用できますが、両方で使用することはできません。プリスケアラの割り当ては、コントロールビット PSA (OPTION<3>) によりソフトウェアで制御されます。PSA ビットをクリアすると、プリスケアラはタイマ0に割り当てられます。プリスケアラは読み取り、書き込みのいずれもできません。プリスケアラをタイマ0モジュールに割り当てると、プリスケール値を 1:2、1:4、1:256の中から選択できます。プリスケアラの動作については、**セクション 6.2「プリスケアラ」** に詳しい説明があります。

表 6-1には、タイマ0モジュール関連レジスタの一覧が示されています。

図 6-1: タイマ0 ブロック図





図 6-2: タイマ0のタイミング: 内部クロック / プリスケールなし



PIC10F200/202/204/206

図 6-3: TIMER0 のタイミング: 内部クロック / プリスケール 1:2




表 6-1: タイマ 0 と関連するレジスタ

アドレス	名前	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	パワーオンリセットの値	他のすべてのリセットの値
01h	TMR0	タイマ 0 - 8 ビットリアルタイムクロック / カウンタ								xxxx xxxx	uuuu uuuu
該当なし	OPTION	GPWU	GPPU	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
該当なし	TRISGPIO ⁽¹⁾	—	—	—	—	I/O 制御レジスタ				---- 1111	---- 1111

記号の説明: 網掛け部分はタイマ 0 では使用されません。- = 実装なし、x = 不明、u = 不変

注 1: T0CS = 1 の場合、T0CKI ピンの TRIS は上書きされます。

6.1 外部クロックによるタイマ 0 の使用方法 (PIC10F200/202)

タイマ 0 に外部クロック入力を使用する場合、一定の要件を満たす必要があります。外部クロックの要件は、内部位相クロックとの (Tosc) 同期に起因するものです。また、同期後には、タイマ 0 の実際のインクリメントに遅延が発生します。

6.1.1 外部クロック同期


プリスケールを使用しない場合、外部クロック入力はプリスケラ出力と同じです。T0CKI と内部位相クロックとの同期は、内部位相クロックの Q2 および Q4 サイクルでプリスケラ出力をサンプリングすることによって実現されます (図 6-4)。したがって、T0CKI には、High の状態が 2 Tosc 以上 (および 2 Tt0H の微小 RC 遅延)、Low の状態が 2 Tosc 以上 (および 2 Tt0H の微小 RC 遅延) が必要です。目的のデバイスの電氣的仕様を参照してください。

プリスケラを使用する場合、プリスケラ出力が対称になるように、外部クロック入力は非同期リップルカウンタ型プリスケラによって分周されます。外部クロックがサンプリング要件を満たすためには、リップルカウンタを考慮に入れる必要があります。したがって、T0CKI には、最低でも 4 Tosc をプリスケラ値で割った周期 (および 4 Tt0H の微小 RC 遅延) が必要です。T0CKI の High 時間と Low 時間に関する唯一の要件は、Tt0H という最小パルス幅要件を遵守しなければならないことです。目的のデバイスの電氣的仕様でパラメータ 40、41、42 を参照してください。

6.1.2 タイマ0のインクリメントの遅延

プリスケアラ出力は内部クロックと同期するため、外部クロックエッジの発生時間からタイマ0モジュールが実際にインクリメントする時間までになぜかな遅延が存在します。図6-4は、外部クロックのエッジからタイマのインクリメントまでの遅れを示しています。

図6-4: 外部クロックによるタイマ0のタイミング



6.2 プリスケアラ

タイマ0モジュールのプリスケアラまたはウォッチドッグタイマ (WDT) のポストスケアラとして、8ビットカウンタを使用できます (セクション9.6「ウォッチドッグタイマ (WDT)」参照)。本書では、わかりやすくするために、このカウンタを「プリスケアラ」と呼んでいます。

注: プリスケアラはタイマ0モジュールまたはウォッチドッグタイマのいずれか一方で使用できますが、両方で使用することはできません。したがって、タイマ0モジュールにプリスケアラが割り当てられている場合、WDT用のプリスケアラはありません。逆の場合も同様です。

PSA および PS<2:0> ビット (OPTION<3:0>) は、プリスケアラの割り当てとプリスケール比を決定します。

タイマ0モジュールに割り当てられると、TMR0レジスタに書き込む命令 (CLRf 1、MOVWF 1、BSF 1、x、など) では、常にプリスケアラがクリアされます。WDTに割り当てられている場合、CLRWDt命令によりプリスケアラとWDTがクリアされます。プリスケアラは読み取り、書き込みのいずれもできません。リセット時には、プリスケアラの値はすべて「0」になります。

6.2.1 プリスケアラ割り当ての切り替え

プリスケアラの割り当ては完全にソフトウェアで制御されます (プログラム実行中にその場で変更できます)。デバイスの不用意なリセットを避けるには、プリスケール割り当てをタイマ0からWDTに変更するときに以下の命令シーケンス (例6-1) を実行する必要があります。

例6-1: プリスケアラの変更 (タイマ0 → WDT)

```
CLRWDt      ;Clear WDT
CLRf TMR0   ;Clear TMR0 & Prescaler
MOVLW '00xx1111'b;These 3 lines (5, 6, 7)
OPTION      ;are required only if
            ;desired
CLRWDt      ;PS<2:0> are 000 or 001
MOVLW '00xx1xxx'b;Set Postscaler to
OPTION      ;desired WDT rate
```


PIC10F200/202/204/206

プリスケアラを WDT からタイマ0 モジュールに変更するには、例 6-2 のシーケンスを使用します。このシーケンスは WDT が無効になっている場合にも使用する必要があります。プリスケアラを切り替える前に、CLRWDT 命令を実行してください。

例 6-2: プリスケアラの変更 (WDT→タイマ0)

```
CLRWDT           ;Clear WDT and
                  ;prescaler
MOVLW  'xxxx0xxx' ;Select TMR0, new
                  ;prescale value and
                  ;clock source
OPTION
```

図 6-5: タイマ0/WDT プリスケアラのブロック図



7.0 タイマ 0 モジュールと TMR0 レジスタ (PIC10F204/206)

タイマ 0 モジュールには以下の機能があります。

- 8 ビットタイマ / カウンタレジスタ、TMR0
- 読み取りおよび書き込み可能
- ソフトウェアプログラマブル 8 ビットプリスケアラ
- 内部または外部クロック選択
 - 外部クロック用エッジ選択
 - T0CKI ピンまたはコンパレータの出力からの外部クロック

図 7-1はタイマ0モジュールの概略ブロック図です。

T0CS ビット (OPTION<5>) をクリアすると、タイマモードが選択されます。タイマモードの場合、タイマ 0 モジュールは命令サイクルごとにインクリメントします (プリスケアラなし)。TMR0 レジスタに書き込まれると、以降の 2 サイクル (図 7-2 および図 7-3) について、インクリメントが禁止されます。TMR0 レジスタに調整値を書き込むと、この現象を回避できます。

カウンタモードには 2 つの種類があります。1 つ目のカウンタモードは T0CKI ピンを使用してタイマ 0 をインクリメントします。T0CS ビット (OPTION<5>)、CMPT0CS ビット (CMCON0<4>)、COUTEN ビット (CMCON0<6>) の設定によって選択されます。このモードの場合、T0CKI ピンの立ち上がりエッジまたは立ち下がりエッジごとにインクリメントします。T0SE ビット (OPTION<4>) はソースエッジを決定します。T0SE ビットをクリアすると、立ち上がりエッジが選択されます。外部クロック入力の制限については、**セクション 7.1 「外部クロックによるタイマ 0 の使用方法 (PIC10F204/206)」** で詳しく説明します。


2 つ目のカウンタモードはコンパレータの出力を使用してタイマ 0 をインクリメントします。入力には 2 つの方法があります。T0CS ビット (OPTION<5>) を設定し、CMPT0CS ビット (CMCON<4>) をクリアすると、1 つ目の方法が選択されます。(COUTEN [CMCON<6>]) はこの動作モードには影響を及ぼしません。これにより、コンパレータとタイマ 0 との内部接続が有効になります。

T0CS ビット (OPTION<5>) と CMPT0CS ビット (CMCON0<4>) を設定し、COUTEN ビット (CMCON0<6>) をクリアすると、2 つ目の方法が選択されます。これにより、T0CKI 入力をアクティブな状態に保持しながら、コンパレータの出力を T0CKI ピンに適用することができます。したがって、COUT ピンでコンパレータの変化があった場合、T0CKI 入力にフィードバックされます。T0SE ビット (OPTION<4>) はソースエッジを決定します。T0SE ビットをクリアすると、立ち上がりエッジが選択されます。外部クロック入力の制限については、**セクション 7.1 「外部クロックによるタイマ 0 の使用方法 (PIC10F204/206)」** に詳しい説明があります。

プリスケアラはタイマ 0 モジュールまたはウォッチドッグタイマのいずれか一方で使用できますが、両方で使用することはできません。プリスケアラの割り当ては、コントロールビット PSA (OPTION<3>) によりソフトウェアで制御されます。PSA ビットをクリアすると、プリスケアラはタイマ 0 に割り当てられます。プリスケアラは読み取り、書き込みのいずれもできません。プリスケアラをタイマ 0 モジュールに割り当てると、プリスケール値を 1:2、1:4、...、1:256 の中から選択できます。プリスケアラの動作については、**セクション 7.2 「プリスケアラ」** に詳しい説明があります。

表 7-1 には、タイマ 0 モジュール関連レジスタの一覧が示されています。

図 7-1: タイマ 0 ブロック図 (PIC10F204/206)



PIC10F200/202/204/206

図 7-2: タイマ 0 のタイミング: 内部クロック / プリスケールなし




図 7-3: TIMER0 のタイミング: 内部クロック / プリスケール 1:2




表 7-1: タイマ 0 と関連するレジスタ

アドレス	名前	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	パワーオンリセットの値	他のすべてのリセットの値
01h	TMR0	タイマ 0-8 ビットリアルタイムクロック / カウンタ								xxxx xxxx	uuuu uuuu
07h	CMCON0	CMPOUT	COUEN	POL	CMPT0CS	CM PON	CNREF	CPREF	CWU	1111 1111	uuuu uuuu
該当なし	OPTION	GPWU	GPPU	TOCS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
該当なし	TRISGPIO ⁽¹⁾	—	—	—	—	I/O 制御レジスタ				---- 1111	---- 1111

記号の説明: 網掛け部分はタイマ 0 では使用されません。- = 実装なし、x = 不明、u = 不変

注 1: TOCS = 1 の場合、TOCKI ピンの TRIS は無効です。

7.1 外部クロックによるタイマ 0 の使用方法 (PIC10F204/206)

タイマ 0 に外部クロック入力を使用する場合、一定の要件を満たす必要があります。外部クロックの要件は、内部位相クロックとの (Tosc) 同期に起因するものです。また、同期後には、タイマ 0 の実際のインクリメントに遅延が発生します。

7.1.1 外部クロック同期

プリスケールを使用しない場合、外部クロック入力はプリスケール出力と同じです。外部クロックと内部位相クロックとの同期は、内部位相クロックの Q2 および Q4 サイクルでプリスケール出力をサンプリングすることによって実現されます (図 7-4)。したがって、TOCKI またはコンパレータ出力には、High の状態が 2 Tosc 以上 (および 2 Tt0H の微少 RC 遅延) が必要です。


Low の状態が 2 Tosc 以上 (および 2 Tt0H の微少 RC 遅延) が必要です。目的のデバイスの電氣的仕様を参照してください。

プリスケールを使用する場合、プリスケール出力が対称になるように、外部クロック入力は非同期リップルカウンタ型プリスケールにより分周されます。外部クロックがサンプリング要件を満たすためには、リップルカウンタを考慮に入れる必要があります。したがって、TOCKI またはコンパレータ出力には、最低でも 4 Tosc をプリスケール値で除算した周期 (および 4 Tt0H の微少 RC 遅延) が必要です。TOCKI またはコンパレータ出力の High 時間と Low 時間に関する唯一の要件は、Tt0H という最小パルス幅要件を遵守しなければならないことです。目的のデバイスの電氣的仕様のパラメータ 40、41、42 を参照してください。

7.1.2 タイマ0のインクリメントの遅延

プリスケアラ出力は内部クロックと同期するため、外部クロックエッジの発生時間からタイマ0モジュールが実際にインクリメントする時間までにはわずかな遅延が存在します。図7-4は、外部クロックのエッジからタイマのインクリメントまでの遅れを示しています。

図7-4: 外部クロックによるタイマ0のタイミング



7.2 プリスケアラ

タイマ0モジュールのプリスケアラまたはウォッチドッグタイマ(WDT)のポストスケアラとして、8ビットカウンタが使用できます(図9-6参照)。本書では、わかりやすくするために、このカウンタを「プリスケアラ」と呼んでいます。

注: プリスケアラはタイマ0モジュールまたはウォッチドッグタイマのいずれか一方で使用できますが、両方で使用することはできません。したがって、タイマ0モジュールにプリスケアラが割り当てられている場合、WDT用のプリスケアラはありません。逆の場合も同様です。

PSA および PS<2:0> ビット (OPTION<3:0>) は、プリスケアラの割り当てとプリスケール比を決定します。

タイマ0モジュールに割り当てられると、TMR0レジスタに書き込む命令 (CLRf 1、MOVWF 1、BSF 1、x、など) では、常にプリスケアラがクリアされます。WDTに割り当てられている場合、CLRWDt命令によりプリスケアラとWDTがクリアされます。プリスケアラは読み取り、書き込みのいずれもできません。リセット時には、プリスケアラの値はすべて「0」になります。

7.2.1 プリスケアラ割り当ての切り替え

プリスケアラの割り当ては完全にソフトウェアで制御されます(プログラム実行中にその場で変更できます)。デバイスの不意のリセットを避けるには、プリスケール割り当てをタイマ0からWDTに変更するときに以下の命令シーケンス(例7-1)を実行する必要があります。

例7-1: プリスケアラの変更(タイマ0→WDT)

```
CLRWDt          ;Clear WDT
CLRf    TMR0    ;Clear TMR0 & Prescaler
MOVLW  '00xx1111'b;These 3 lines (5, 6, 7)
OPTION          ;are required only if
                ;desired
CLRWDt          ;PS<2:0> are 000 or 001
MOVLW  '00xx1xxx'b;Set Postscaler to
OPTION          ;desired WDT rate
```

プリスケアラをWDTからタイマ0モジュールに変更するには、例7.2に示されているシーケンスを使用します。このシーケンスはWDTが無効になっている場合にも使用する必要があります。プリスケアラを切り替える前に、CLRWDt命令を実行してください。


PIC10F200/202/204/206

例 7-2: プリスケーラの変更 (WDT→タイマ 0)

```

CLRWDWT      ;Clear WDT and
              ;prescaler
MOVLW  'xxxx0xxx' ;Select TMR0, new
              ;prescale value and
              ;clock source
OPTION
    
```

図 7-5: タイマ 0/WDT プリスケーラのブロック図



8.0 コンパレータモジュール

コンパレータモジュールには、アナログコンパレータが1つ含まれています。コンパレータへの入力には、GP0 ピンおよび GP1 ピンにより多重化されず、コンパレータの出力は GP2 に配置することができます。

レジスタ 8-1 に示されている CMCON0 レジスタは、コンパレータの動作を制御します。コンパレータのブロック図を図 8-1 に示します。

レジスタ 8-1: CMCON0 レジスタ

R-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
CMPOUT	COUTEN	POL	CMPT0CS	CMPON	CNREF	CPREF	CWU
bit 7							bit 0

記号の説明:

R = 読み出し可	R = 書き込み可	U = ビットの実装なし。「0」として読み取られる
-n = POR 時の値	「1」 = ビットがセットされる	「0」 = ビットがクリアされる x = 不明

- ビット 7 **CMPOUT:** コンパレータ出力ビット
1 = $V_{IN+} > V_{IN-}$
0 = $V_{IN+} < V_{IN-}$
- ビット 6 **COUTEN:** コンパレータ出力有効化ビット (1,2)
1 = コンパレータの出力は COUT ピンに配置されない
0 = コンパレータの出力は COUT ピンに配置される
- ビット 5 **POL:** コンパレータ出力極性ビット (2)
1 = コンパレータの出力は反転しない
0 = コンパレータの出力は反転する
- ビット 4 **CMPT0CS:** コンパレータ TMR0 クロック源ビット (2)
1 = TMR0 クロック源は T0CS 制御ビットによって選択される
0 = コンパレータ出力は TMR0 クロック源として使用される
- ビット 3 **CMPON:** コンパレータ有効化ビット
1 = コンパレータはオン
0 = コンパレータはオフ
- ビット 2 **CNREF:** コンパレータ負リファレンス選択ビット (2)
1 = CIN- ピン (3)
0 = 内部電圧リファレンス
- ビット 1 **CPREF:** コンパレータ正リファレンス選択ビット (2)
1 = CIN+ ピン (3)
0 = CIN- ピン (3)
- ビット 0 **CWU:** コンパレータの変化によるウェイクアップ有効化ビット (2)
1 = コンパレータの変化によるウェイクアップは無効
0 = コンパレータの変化によるウェイクアップは有効

- 注**
- 1: GP2 の TRIS 制御用の T0CS よりも優先されます。
 - 2: コンパレータをオンにすると、これらの制御ビットが有効になります。コンパレータがオフの場合、これらのビットはデバイスの動作に影響せず、その他の制御レジスタが優先されます。
 - 3: PIC10F204/206 のみ。

PIC10F200/202/204/206

8.1 コンパレータの構成

オンボードコンパレータ入力 (GP0/CIN+, GP1/CIN-) およびコンパレータ出力 (GP2/COU) は可変式です。これらのピンを変化させる場合、CMCON0、OPTION、TRIS レジスタが使用されます (図 8-1 参照)。コンパレータモードを変更すると、表 12-2 に示されている指定のモード変更遅延の間は、コンパレータ出力レベルが有効にならないことがあります。

注： コンパレータは出力の反転が可能です (図 8-1 参照)。

図 8-1: コンパレータのブロック図





表 8-1: TMR0 クロック源機能多重化

T0CS	CMPT0CS	COUTEN	ソース
0	x	x	内部命令サイクル
1	0	0	CMPOUT
1	0	1	CMPOUT
1	1	0	CMPOUT
1	1	1	T0CKI

8.2 コンパレータの動作

図 8-2 には、シングルコンパレータとともに、アナログ入力レベルとデジタル出力の関係が示されています。VIN+ のアナログ入力がアナログ入力 VIN- よりも小さい場合、コンパレータの出力はデジタル Low レベルです。VIN+ のアナログ入力がアナログ入力 VIN- よりも大きい場合、コンパレータの出力はデジタル High レベルです。図 8-2 に示されているコンパレータ出力の塗りつぶし部分は、入力オフセットと応答時間が原因の、不確実な状態を表しています。コモンモード電圧については、表 12-2 を参照してください。

図 8-2: シングルコンパレータ



8.3 コンパレータリファレンス

コンパレータ動作モードに応じて、内部リファレンス信号を使用することができます。VIN- のアナログ信号が VIN+ のアナログ信号と比較され、その結果に応じて、コンパレータのデジタル出力が調整されます(図 8-2)。内部リファレンスの仕様については、表 12-2 を参照してください。

8.4 コンパレータ応答時間

応答時間は、新しいリファレンス電圧または入力ソースを選択してから、コンパレータ出力が有効レベルになるまでの最小時間です。コンパレータ入力を変更する場合は、コンパレータが新しい状態で安定するまでの待ち時間が必要になります。コンパレータ応答時間の仕様については、表 12-2 を参照してください。

8.5 コンパレータ出力

コンパレータ出力は CMCON0 レジスタから読み出されます。このビットは読み出し専用です。コンパレータ出力は内部で使用することもできます。図 8-1 を参照してください。

注: デジタル入力として定義されたピンへのアナログレベルは、入力バッファがデバイス仕様を超えた電流を消費する原因となります。

8.6 コンパレータウェイクアップフラグ

以下のすべての条件が満たされると、コンパレータウェイクアップフラグがセットされます。

- CWU = 0 (CMCON0<0>)
- CMPOUT ビットの最後の既知の状態(MOVF CMCON0, W) をラッチするために、CMCON0 が読み出された
- デバイスがスリープ状態
- コンパレータの出力が状態を変化させた

ウェイクアップフラグはソフトウェアまたはデバイスリセットでクリアすることができます。

8.7 スリープ中のコンパレータ動作

コンパレータがアクティブで、デバイスがスリープモードになった場合でも、コンパレータはアクティブの状態を保持します。コンパレータが起動していると、待機電流の仕様に示されている値よりも高いスリープ電流が消費されます。スリープモードでの電力消費を最小限にするには、スリープモードになる前にコンパレータをオフにする必要があります。

8.8 リセットの影響

パワーオンリセット (POR) が発生すると、CMCON0 レジスタは強制的にリセット状態にされます。これにより、コンパレータモジュールはコンパレータリセットモードになります。この状態では、すべての入力は確実にアナログ入力になります。リセット時にアナログ入力がある場合、デバイス電流は最小限になります。リセット間隔の間に、コンパレータは電源オフになります。

8.9 アナログ入力の接続に関する注意点

アナログ入力の簡単な回路を図 8-3 に示します。アナログピンはデジタル出力に接続されているため、VDD および VSS に対して逆バイアスダイオードがあります。したがって、アナログ入力は、VSS から VDD までの範囲内である必要があります。入力電圧がこの範囲からいずれかの方向に 0.6V 以上外れると、ダイオードの 1 つが順方向にバイアスされ、ラッチアップが発生することがあります。アナログソースの最大ソースインピーダンスとしては、10 kΩ が推奨です。アナログ入力ピンに接続する外部コンポーネント (キャパシタまたはツェナーダイオードなど) のリーク電流は微量でなければなりません。

PIC10F200/202/204/206

図 8-3: アナログ入力モード




表 8-2: コンパレータモジュール関連レジスタの一覧

アドレス	名前	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	PORでの値	その他のリセットでの値
03h	STATUS	GPWUF	CWUF	—	\overline{TO}	\overline{PD}	Z	DC	C	00-1 1xxx	qq0q quuu
07h	CMCON0	CMPOUT	\overline{COUTEN}	POL	$\overline{CMPT0CS}$	CMPON	CNREF	CPREF	\overline{CWU}	1111 1111	uuuu uuuu
該当なし	TRISGPIO	—	—	—	—	I/O 制御レジスタ				---- 1111	---- 1111

記号の説明: x = 不明。u = 不変。- = 実装なし、「0」として読み取られる。q = 条件により変化する値

9.0 CPU の特殊機能

マイクロコントローラは、リアルタイムアプリケーションのニーズに応える特別な回路を持つという点で、他のプロセッサとは一線を画しています。PIC10F200/202/204/206 マイクロコントローラが備える各機能により、最高のシステム信頼性、外部コンポーネント省略によるコスト削減、省電力動作モード、およびコードプロテクションを実現できます。主な機能は以下の通りです。

- リセット
 - パワーオンリセット (POR)
 - デバイスリセットタイマ (DRT)
 - ウォッチドッグタイマ (WDT)
 - ピン変化によるスリープからのウェイクアップ
 - コンパレータ変化によるスリープからのウェイクアップ
- スリープ
- コードプロテクション
- ID ロケーション
- In-Circuit Serial Programming™
- クロックアウト

PIC10F200/202/204/206 デバイスには、コンフィグレーションビット WDTE によってのみ停止できるウォッチドッグタイマがあります。信頼性を高めるために、ウォッチドッグタイマは専用の RC 発振器で動作します。INTRC を使用している場合、VDD 電源投入時にのみ 18 ms の遅延があります。このタイマがオンチップで搭載されているため、ほとんどのアプリケーションでは外部のリセット回路が不要です。

スリープモードは待機電流の非常に少ない省電力モードとして設計されています。入力ピンの変化、コンパレータの変化、ウォッチドッグタイマのタイムアウトによりスリープからウェイクアップすることができます。

9.1 コンフィグレーションビット

PIC10F200/202/204/206 のコンフィグレーションワードは 12 ビットで構成されています。コンフィグレーションビットをプログラムすると、さまざまなデバイス設定を選択することができます。ウォッチドッグタイマイネーブルビットが 1 ビット、MCLR イネーブルビットが 1 ビット、コードプロテクション用が 1 ビットです (レジスタ 9-1 参照)。

レジスタ 9-1: PIC10F200/202/204/206 のコンフィグレーションワード (1), (2)

							MCLRE	CP	WDTE		
bit 11										bit 0	

記号の説明:

R = 読み出し可	W = 書き込み可	U = ビットの実装なし。「0」として読み取られる
-n = POR の値	'1' = 設定	'0' = クリア x = 不明

- ビット 11-5 **実装なし:** 「0」として読み取られる
- ビット 4 **MCLRE:** GP3/MCLR ピン機能選択ビット
 1 = GP3/MCLR ピン機能は MCLR
 0 = GP3/MCLR ピン機能はデジタル I/O、MCLR は VDD に内部で接続
- ビット 3 **CP:** コードプロテクションビット
 1 = コードプロテクションオフ
 0 = コードプロテクションオン
- ビット 2 **WDTE:** ウォッチドッグタイマイネーブルビット
 1 = WDT 有効
 0 = WDT 無効
- ビット 1-0 **予約済み:** 「0」として読み取られる

注 1: コンフィグレーションワードへのアクセス方法については、「PIC10F200/202/204/206 Memory Programming Specifications」(DS41228) を参照してください。デバイスの動作中は、ユーザーによるコンフィグレーションワードのアドレス指定はできません。

2: PIC10F200/202/204/206 では、INTRC のみが発振器モードとして提供されています。

PIC10F200/202/204/206

9.2 発振器の構成

9.2.1 発振器の種類

PIC10F200/202/204/206 デバイスには内部発振器モードのみが搭載されています。

- INTOSC:内部 4 MHz 発振器

9.2.2 内部 4 MHz 発振器

内部発振器は 4 MHz(公称値)のシステムクロックを供給します(電圧と温度による変化についてはセクション 12.0「電気的特性」参照)。

また、内部発振器用の校正値を含む校正命令がメモリの最終アドレスにプログラムされています。この場所は、コードプロテクションの設定に関係なく、常にコードプロテクションの対象から外れています。この値は `MOVLW xx` 命令の形 (`xx` が校正値)で、リセットベクタのアドレスに記述されます。リセットが発生すると、校正値が W レジスタにロードされ、プログラムカウンタは 0x000 番地(ユーザープログラム)にロールオーバーします。この時点で、ユーザーは校正値を `OSCCAL` レジスタ(05h)に書き込むか、または無視することを選択できます。校正値が書き込まれると、`OSCCAL` レジスタはプロセスのばらつきを発振器周波数で削減するために、内部の発振器を「調整」します。

注: デバイスを消去すると、内部発振器用に事前にプログラムされている内部校正値も消去されます。後で正しく再プログラムできるように、消去する前に校正値を読み出しておく必要があります。

9.3 リセット

このデバイスでは、さまざまな種類のリセットが区別されます。

- パワーオンリセット (POR)
- 通常動作中の `MCLR` リセット
- スリープ中の `MCLR` リセット
- 通常動作中の WDT タイムアウトリセット
- スリープ中の WDT タイムアウトリセット
- ピン変化によるスリープからのウェイクアップ
- コンパレータ変化によるスリープからのウェイクアップ

レジスタの中にはリセットされないものがあります。そのようなレジスタは、POR では不明になり、他のリセットでは不変です。正常動作中の場合、その他のほとんどのレジスタは、パワーオンリセット (POR)、`MCLR`、WDT、ピン変化によるウェイクアップのリセットで「リセット状態」になります。スリープ中の WDT リセットやスリープ中の `MCLR` リセットは、正常動作の再開としてとらえられるため、影響を及ぼしません。例外は `TO`、`PD`、`GPWUF`、`CWUF` ビットです。これらは、異なるリセットの状況に応じてセットまたはクリアされます。これらのビットは、リセットの特性を判定するためにソフトウェアで使用されます。各レジスタのリセット状態については、表 9-1 を参照してください。

表 9-1: レジスタのリセット状態 – PIC10F200/202/204/206

レジスタ	アドレス	パワーオンリセット	<code>MCLR</code> リセット、WDT タイムアウト、ピン変化によるウェイクアップ、コンパレータ変化によるウェイクアップ
W	—	qqqq qqqu ⁽¹⁾	qqqq qqqu ⁽¹⁾
INDF	00h	xxxx xxxx	uuuu uuuu
TMR0	01h	xxxx xxxx	uuuu uuuu
PCL	02h	1111 1111	1111 1111
STATUS	03h	00-1 1xxx	q00q quuu ⁽²⁾
STATUS ⁽³⁾	03h	00-1 1xxx	qq0q quuu ⁽²⁾
FSR	04h	111x xxxx	111u uuuu
OSCCAL	05h	1111 1110	uuuu uuuu
GPIO	06h	---- xxxx	---- uuuu
CMCON ⁽³⁾	07h	1111 1111	uuuu uuuu
OPTION	—	1111 1111	1111 1111
TRISGPIO	—	---- 1111	---- 1111

記号の説明: u=不変。x=不明。= ビットの実装なし、「0」として読み取られる。q=条件により変化する値
注 1: W レジスタのビット <7:2> には、メモリの最上位にある `MOVLW xx` 命令から得られる発振器校正値が入ります。
2: 特定条件のリセット値については、表 9-2 を参照してください。
3: PIC10F204/206 のみ

表 9-2: 特殊レジスタのリセット状態


	STATUS アドレス : 03h	PCL アドレス : 02h
パワーオンリセット	00-1 1xxx	1111 1111
通常動作中の $\overline{\text{MCLR}}$ リセット	000u uuuu	1111 1111
スリープ中の $\overline{\text{MCLR}}$ リセット	0001 0uuu	1111 1111
スリープ中の WDT リセット	0000 0uuu	1111 1111
通常動作中の WDT リセット	0000 uuuu	1111 1111
ピン変化によるスリープからのウェイクアップ	1001 0uuu	1111 1111
コンパレータ変化によるスリープからのウェイクアップ	0101 0uuu	1111 1111

記号の説明 : u= 不変、x= 不明、= ビットの実装なし。「0」として読み取られる

9.3.1 $\overline{\text{MCLR}}$ イネーブル

このコンフィグレーションビットは、プログラムされていない場合（「1」状態のまま）、外部 $\overline{\text{MCLR}}$ 機能を有効にします。プログラムされると、 $\overline{\text{MCLR}}$ 機能は内部の VDD に接続され、ピンは I/O として割り当てられます。図 9-1 を参照してください。

図 9-1: $\overline{\text{MCLR}}$ 選択



9.4 パワーオンリセット (POR)

PIC10F200/202/204/206 デバイスには、パワーオンリセット (POR) 回路がオンチップで搭載されており、ほとんどの電源投入状況に対して内部でチップリセットを行います。

VDD が正常動作に必要なレベルに到達するまで、オンチップの POR 回路はチップをリセット状態に保持します。内部 POR を利用するには、GP3/MCLR/Vpp ピンを $\overline{\text{MCLR}}$ としてプログラムし、抵抗を介して VDD に接続する方法とピンを GP3 としてプログラムする方法があります。内部の弱プルアップ抵抗にはトランジスタが使用されています（プルアップ抵抗の範囲は表 12-3 を参照）。これにより、通常パワーオンリセットに必要なとされる外部 RC コンポーネントが不要になります。VDD の最大立ち上がり時間は規定されています。詳しくは、セクション 12.0 「電気的特性」を参照してください。

デバイスが通常動作を開始する（リセット状態を終了する）場合、デバイスの動作パラメータ（電圧、周波数、温度など）は正常な動作に必要な範囲でなければなりません。この条件が満たされていない場合、動作パラメータが条件を満たすまでデバイスをリセット状態に保持する必要があります。

オンチップパワーオンリセット回路の概略ブロック図を、図 9-2 に示します。

パワーオンリセット回路とデバイスリセットタイマ(セクション 9.5「デバイスリセットタイマ(DRT)」参照)回路には密接な関係があります。電源投入時に、リセットラッチがセットされ、DRT がリセットされます。DRT タイマは、 $\overline{\text{MCLR}}$ が High であることを検出すると、カウントを開始します。タイムアウト（通常 18 ms）の後、DRT タイマはリセットラッチをリセットし、オンチップリセット信号を終了します。

図 9-3 には、 $\overline{\text{MCLR}}$ が Low の場合の電源投入例が示されています。 $\overline{\text{MCLR}}$ が High になる前に、VDD が立ち上がり、安定します。チップは、実際には $\overline{\text{MCLR}}$ が High になってから T_{DRT} ms 後にリセットから脱します。

図 9-4 では、オンチップパワーオンリセット機能が使用されています(MCLR と VDD が相互接続の状態、またはピンが GP3 としてプログラムされている)。スタートアップタイマがタイムアウトする前に VDD が安定しているので、適切にリセットが問題なく行われます。しかし、図 9-5 では、VDD の立ち上がりが遅すぎるという問題状況が示されています。 $\overline{\text{MCLR}}$ が High であることが DRT によって検出されてから、 $\overline{\text{MCLR}}$ および VDD が実際に完全な値になるまでの時間が長すぎます。この状況では、スタートアップタイマがタイムアウトしたときに、VDD が VDD (min) 値に達していないため、チップが正しく機能しない可能性があります。このような状況では、外部 RC 回路を使用して POR の遅延時間を長くすることをお勧めします(図 9-4)。

注: デバイスが通常動作を開始する(リセット状態を終了する)場合、デバイスの動作パラメータ(電圧、周波数、温度など)は正常な動作に必要な範囲でなければなりません。この条件が満たされていない場合、動作パラメータが条件を満たすまでデバイスをリセット状態に保持する必要があります。

詳細については、アプリケーションノート AN522 “Power-Up Considerations” (DS00522) および AN607 “Power-up Trouble Shooting”, (DS00607) を参照してください。

PIC10F200/202/204/206

図 9-2: オンチップリセット回路の概略ブロック図




図 9-3: 電源投入時のタイムアウトシーケンス ($\overline{\text{MCLR}}$ は LOW)




図 9-4: 電源投入時のタイムアウトシーケンス ($\overline{\text{MCLR}}$ は VDD に接続): VDD の立ち上がりが速い





図 9-5: 電源投入時のタイムアウトシーケンス (MCLR は VDD に接続): VDD の立ち上がりが遅い



9.5 デバイスリセットタイマ (DRT)

PIC10F200/202/204/206 デバイスでは、デバイスの電源投入時に DRT が常に動作します。

DRT は内部の発振器で動作します。DRT が動作している限り、プロセッサはリセット状態を維持します。DRT の遅延時間を使うことで、VDD は VDD min を超えるレベルにまで上昇でき、発振器は安定することができます。

オンチップ DRT は、 $\overline{\text{MCLR}}$ がロジックハイ (V_{IH} MCLR) レベルに達した後に、デバイスを約 18 ms 間リセット状態に保持します。GP3/MCLR/VPP を MCLR としてプログラムし、外部 RC ネットワークを MCLR 入力に接続して使用することは、ほとんどの場合必要ありません。これは、コストやスペースに制約のあるアプリケーションに有効であるだけでなく、GP3/MCLR/VPP ピンを汎用入力に使用できることにもなります。

デバイスリセットタイマの遅延時間は、VDD、温度、プロセスのばらつきにより、チップごとに異なります。詳しくは、AC パラメータを参照してください。

リセットソースは、POR、 $\overline{\text{MCLR}}$ 、WDT タイムアウト、ピン変化によるウェイクアップです。セクション 9.9.2 「スリープからのウェイクアップ」、注 1、2、3 を参照してください。

表 9-3: DRT (デバイスリセットタイマの周期)

発振器	POR リセット	後続のリセット
INTOSC	18 ms (標準)	10 μ s (標準)

9.6 ウォッチドッグタイマ (WDT)

ウォッチドッグタイマ (WDT) は、外部コンポーネントを全く必要としないフリーランのオンチップ RC 発振器です。この RC 発振器は内蔵 4 MHz 発振器から独立しています。したがって、SLEEP 命令の実行などによりメインプロセッサクロックが停止した場合でも、WDT は動作します。通常動作中またはスリープ中は、WDT リセットまたはウェイクアップリセットでデバイスリセットになります。

$\overline{\text{TO}}$ ビット (STATUS<4>) は、ウォッチドッグタイマのリセットの場合にクリアされます。

コンフィグレーション WDTE を「0」としてプログラムすると、WDT を永久に無効にすることができます (セクション 9.1 「コンフィグレーションビット」参照)。コンフィグレーションワードへのアクセス方法については、「PIC10F200/202/204/206 Programming Specifications」を参照してください。

9.6.1 WDT の周期

WDT には、18 ms の公称タイムアウト周期があります (プリスケアラなし)。18 ms よりも長いタイムアウト周期が必要な場合、OPTION レジスタへの書き込みにより、最大 1:128 の分周比のプリスケアラを WDT に割り当てることができます (ソフトウェア制御)。これにより、公称 2.3 秒のタイムアウト周期を実現することができます。この周期は、温度、VDD、部品ごとのプロセスのばらつきにより異なります (DC 仕様を参照)。

最悪の状態 (VDD = 最小値、温度 = 最大値、最大 WDT プリスケアラ) では、WDT タイムアウトが発生するまでに数秒かかる場合があります。

9.6.2 WDT プログラミングの注意点

CLRWDI 命令は WDT とポストスケアラ (WDT に割り当てられている場合) をクリアし、タイムアウトとデバイスリセットの発生を防止します。

SLEEP 命令は WDT とポストスケアラ (WDT に割り当てられている場合) をリセットします。これにより、WDT ウェイクアップリセットの前に最大のスリープ時間が得られます。

図 9-6: ウォッチドッグタイマのブロック図




表 9-4: ウォッチドッグタイマ関連レジスタの一覧

アドレス	名前	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	Value on パワーオン リセット	Value on その他すべての リセット
該当なし	OPTION	GPWU	GPPU	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111

記号の説明: 網掛け部分 = ウォッチドッグタイマでは使用されない。= 実装なし、「0」として読み取られる。u = 不変

PIC10F200/202/204/206

9.7 タイムアウトシーケンス、パワーダウン、スリープからのウェイクアップSTATUSビット(TO、PD、GPWUF、CWUF)

リセット、コンパレータ変化によるウェイクアップ、ピン変化によるウェイクアップのいずれであるかを判別できます。

STATUSレジスタの \overline{TO} 、 \overline{PD} 、GPWUF および CWUF ビットを調べることにより、リセット状態の原因が、電源投入、MCLR、ウォッチドッグタイマ (WDT)

表 9-5: リセット後の \overline{TO} 、 \overline{PD} 、GPWUF、CWUF の状態

CWUF	GPWUF	\overline{TO}	\overline{PD}	リセット原因
0	0	0	0	スリープからの WDT ウェイクアップ
0	0	0	u	WDT タイムアウト (スリープからではない)
0	0	1	0	スリープからの MCLR ウェイクアップ
0	0	1	1	電源投入
0	0	u	u	スリープ中以外の MCLR
0	1	1	0	ピン変化によるスリープからのウェイクアップ
1	0	1	0	コンパレータ変化によるスリープからのウェイクアップ

記号の説明: u=不変。x=不明。= ビットの実装なし、「0」として読み取られる。q=条件により変化する値


注 1: \overline{TO} 、 \overline{PD} 、GPWUF、CWUF ビットはリセットが発生するまでその状態 (u) を維持します。MCLR 入力のローパルスで \overline{TO} 、 \overline{PD} 、GPWUF、CWUF の STATUS ビットが変化することはありません。

9.8 ブラウンアウトによるリセット

ブラウンアウトとは、デバイスの電源 (VDD) が最小値を下回りながらも、ゼロにはならないうちに回復する状態です。ブラウンアウトが発生した場合、デバイスはリセットされる必要があります。


ブラウンアウトリセットの発生時に PIC10F200/202/204/206 デバイスをリセットするには、図 9-7 および図 9-8 に示されているブラウンアウト保護回路の構築が必要になることがあります。

図 9-7: ブラウンアウト保護回路 1



- 注 1: この回路では、VDD が $V_z + 0.7V$ (V_z = ツェナー電圧) 未満になるとリセットが実行されます。
 注 2: ピンは MCLR として構成される必要があります。

図 9-8: ブラウンアウト保護回路 2




- 注 1: このブラウンアウト回路は精度は低下しますが、費用は安価です。VDD が以下の一定のレベル未満になると、トランジスタ Q1 はオフになります。

$$V_{DD} \cdot \frac{R1}{R1 + R2} = 0.7V$$

- 注 2: ピンは MCLR として構成される必要があります。

図 9-9: ブラウンアウト保護回路 3



9.9 パワーダウンモードモード (スリープ)

デバイスは、パワーダウン (スリープ) の後に起動 (スリープからのウェイクアップ) させることができます。

9.9.1 スリープ

SLEEP 命令を実行すると、パワーダウンモードになります。

有効になっている場合、ウォッチドッグタイマはクリアされますが動作を継続し、TO ビット (STATUS<4>) はセット、PD ビット (STATUS<3>) はクリアされ、発振器ドライバはオフになります。I/O ポートは SLEEP 命令が実行される前の状態を維持します (High または Low を出力、あるいはハイインピーダンス)。

注: WDT タイムアウトによるリセットでは、MCLR ピンは Low になりません。

パワーダウン中の電流消費を最小限に抑えるために、TOCKI 入力は VDD または VSS である必要があります。MCLR が有効の場合には、GP3/MCLR/VPP ピンがロジックハイレベルでなければなりません。

9.9.2 スリープからのウェイクアップ

デバイスは、以下のイベントのいずれかによりスリープからウェイクアップできます。

1. MCLR として構成されている場合の GP3/MCLR/VPP ピンへの外部リセット入力
2. ウォッチドッグタイマタイムアウトリセット (WDT が有効だった場合)
3. 変化によるウェイクアップが有効になっている場合の入力ピン GP0、GP1、または GP3 の変化
4. コンパレータ変化によるウェイクアップが有効になっている場合のコンパレータ出力の変化

これらのイベントにより、デバイスリセットが発生します。TO、PD、GPWUF、CWUF ビットを使用すると、デバイスリセットの原因を判別できます。WDT タイムアウトが発生した場合 (これによりウェイクアップが発生した場合)、TO ビットがクリアされます。電源投入時にセットされる PD ビットは、スリープの発生時にクリアされます。GPWUF ビットは、スリープ中に (GP ポートでのファイルまたはビットの最終操作以降) ピン GP0、GP1、GP3 のいずれかの状態に変化があったことを示します。CWUF ビットはスリープ状態のときにコンパレータ出力の状態の変化を示します。

注: 注意: スリープ状態になる前に、入力ピンを読み出してください。スリープ状態では、ピンの値が前回の読み取り時の状態から変化した場合にウェイクアップが発生します。変化によるウェイクアップが発生した後、ピンが読み取られないままで再度スリープになると、スリープモード中にピンに変化がなくても、ただちにウェイクアップが発生します。

注: デバイスがスリープから起動すると、ウェイクアップの要因に関係なく、WDT はクリアされます。

PIC10F200/202/204/206

9.10 プログラムベリフィケーション / コードプロテクション

コードプロテクションビットがプログラムされていない場合は、検証目的でオンチッププログラムメモリを読み出すことができます。

最初の 64 ロケーションおよび最後のロケーション (リセットベクタ) は、コードプロテクションビットの設定とは無関係に読み取ることができます。

9.11 ID ロケーション

ユーザーがチェックサムまたはその他のコード識別番号を格納できる ID ロケーションとして、4 つのメモリロケーションが指定されています。これらのロケーションは通常の実行中にはアクセスできませんが、プログラム/ベリファイ中には読み出しおよび書き込みが可能です。

ID ロケーションは下位 4 ビットのみを使用して、上位 8 ビットは常に「0」としてプログラムしてください。

9.12 In-Circuit Serial Programming™


PIC10F200/202/204/206 マイクロコントローラはアプリケーション回路でシリアルプログラミングすることができます。これは、2 本のラインをクロックとデータに、残り 3 本のラインを電源、アース、プログラミング電圧にそれぞれ使用するだけで実現できます。これにより、ユーザーは未プログラムのデバイスを実装したボードを製造し、製品の出荷直前にマイクロコントローラをプログラムすることができます。また、最新のファームウェアやカスタマイズしたファームウェアでプログラムすることも可能です。

MCLR (Vpp) ピンを V_{IL} から V_{IH} に立ち上げる際に GP1 ピンと GP0 ピンを LOW に保持しておくと、デバイスはプログラム/ベリファイモードになります (プログラミング仕様を参照)。GP1 はプログラミングクロックになり、GP0 はプログラミングデータになります。このモードでは、GP1 と GP0 は両方ともシュミットトリガ入力です。

リセットの後、デバイスには 6 ビットコマンドが送られます。コマンドがロードまたは読み出しのいずれであるかにより、16 ビットのプログラムデータがデバイスに送信またはデバイスから送出されます。シリアルプログラミングの詳しい説明については、「PIC10F200/202/204/206 プログラミング仕様」を参照してください。

図 9-10 には、標準的な In-Circuit Serial Programming の接続が示されています。

図 9-10: 標準的な IN-CIRCUIT SERIAL PROGRAMMING™ の接続



10.0 命令セット概要

PIC16 の命令は直交性が非常に高く、3 つの基本カテゴリで構成されています。

- バイト指向命令
- ビット指向命令
- リテラルおよびコントロール命令

各 PIC16 命令は 12 ビットワードで、命令タイプを指定するオペコードと、命令の動作を特定する 1 個以上のオペランドに分けられます。図 10-1 では各カテゴリの形式が、表 10-1 ではさまざまなオペコードフィールドが示されています。

バイト指向命令の場合、「f」はファイルレジスタ指定文字を表し、「d」は格納先指定文字を表します。ファイルレジスタ指名文字は、命令によって使用されるファイルレジスタを指定します。

格納先指名文字は、命令後の結果を格納する場所を指定します。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果は命令で指定されたファイルレジスタに格納されます。

ビット指向命令の場合、「b」は命令の影響を受けるビットの数を選択するビットフィールド指定文字を表し、「f」はビットが配置されているファイルの数を表します。

リテラルおよびコントロール命令の場合、「k」は 8 ビットまたは 9 ビットの定数またはリテラル値を指定します。

表 10-1: オペコードフィールドの説明

フィールド	概要
f	レジスタファイルアドレス (0x00 ~ 0x7F)
W	ワーキングレジスタ (アキュムレータ)
b	8 ビットファイルレジスタ内のビットアドレス
k	リテラルフィールド、定数データまたはラベル
x	無効ロケーション (=0 または 1) アセンブラは x=0 でコードを生成します。すべてのマイクロチップ社ソフトウェアツールとの互換性を確保するには、この形式を推奨します。
d	格納先指定文字 d=0 (結果を W に格納) d=1 (結果をファイルレジスタ「f」に格納) デフォルトは d=1
ラベル	ラベル名
TOS	スタックの最上位
PC	プログラムカウンタ
WDT	ウォッチドッグタイマカウンタ
TO	タイムアウトビット
PD	パワーダウンビット
dest	格納先 (W レジスタまたは指定されているレジスタファイルロケーション)
[]	オプション
()	内容
→	割り当て先
< >	レジスタビットフィールド
ε	セットを表す
イタリック体	ユーザー定義用語 (フォントは Courier)


すべての命令は基本的に 1 命令サイクルで実行されますが、命令の結果、プログラムカウンタが変化した場合や条件付きテストが真になった場合は例外です。このような場合、実行には 2 命令サイクルが必要です。1 命令サイクルは 4 つの発振器周期で構成されます。したがって、発振器周波数が 4 MHz の場合、通常の命令実行時間は 1 μs です。命令の結果、プログラムカウンタが変化した場合や条件付きテストが真の場合、命令実行時間は 2 μs になります。

図 10-1 は、命令の 3 つの一般的な形式を示しています。図中のすべての例では、以下の形式を使って 16 進数を表記します。

0xhhh

「h」は 16 進数字です。

図 10-1: 命令の一般的な形式



PIC10F200/202/204/206

表 10-2: 命令セットまとめ

ニーモニック オペランド	概要	サイクル	12 ビットのオペコード			影響を 受ける ステータス	注意	
			MSb	LSb				
ADDWF	f, d	Add W and f	1	0001	11df	ffff	C, DC, Z	1, 2, 4
ANDWF	f, d	AND W with f	1	0001	01df	ffff	Z	2, 4
CLRF	f	Clear f	1	0000	011f	ffff	Z	4
CLRW	—	Clear W	1	0000	0100	0000	Z	
COMF	f, d	Complement f	1	0010	01df	ffff	Z	
DECF	f, d	Decrement f	1	0000	11df	ffff	Z	2, 4
DECFSZ	f, d	Decrement f, Skip if 0	1 ⁽²⁾	0010	11df	ffff	なし	2, 4
INCF	f, d	Increment f	1	0010	10df	ffff	Z	2, 4
INCFSZ	f, d	Increment f, Skip if 0	1 ⁽²⁾	0011	11df	ffff	なし	2, 4
IORWF	f, d	Inclusive OR W with f	1	0001	00df	ffff	Z	2, 4
MOVF	f, d	Move f	1	0010	00df	ffff	Z	2, 4
MOVWF	f	Move W to f	1	0000	001f	ffff	なし	1, 4
NOP	—	No Operation	1	0000	0000	0000	なし	
RLF	f, d	Rotate left f through Carry	1	0011	01df	ffff	C	2, 4
RRF	f, d	Rotate right f through Carry	1	0011	00df	ffff	C	2, 4
SUBWF	f, d	Subtract W from f	1	0000	10df	ffff	C, DC, Z	1, 2, 4
SWAPF	f, d	Swap f	1	0011	10df	ffff	なし	2, 4
XORWF	f, d	Exclusive OR W with f	1	0001	10df	ffff	Z	2, 4
ビット指向のファイルレジスタ命令								
BCF	f, b	Bit Clear f	1	0100	bbb f	ffff	なし	2, 4
BSF	f, b	Bit Set f	1	0101	bbb f	ffff	なし	2, 4
BTFSC	f, b	Bit Test f, Skip if Clear	1 ⁽²⁾	0110	bbb f	ffff	なし	
BTFSS	f, b	Bit Test f, Skip if Set	1 ⁽²⁾	0111	bbb f	ffff	なし	
リテラルおよびコントロール命令								
ANDLW	k	AND literal with W	1	1110	kkkk	kkkk	Z	
CALL	k	Call Subroutine	2	1001	kkkk	kkkk	なし	1
CLRWDT	—	Clear Watchdog Timer	1	0000	0000	0100	TO, PD	
GOTO	k	Unconditional branch	2	101k	kkkk	kkkk	なし	
IORLW	k	Inclusive OR literal with W	1	1101	kkkk	kkkk	Z	
MOVLW	k	Move literal to W	1	1100	kkkk	kkkk	なし	
OPTION	—	Load OPTION register	1	0000	0000	0010	なし	
RETLW	k	Return, place Literal in W	2	1000	kkkk	kkkk	なし	
SLEEP	—	Go into Standby mode	1	0000	0000	0011	TO, PD	
TRIS	f	Load TRIS register	1	0000	0000	0fff	なし	3
XORLW	k	Exclusive OR literal to W	1	1111	kkkk	kkkk	Z	

- 注 1: プログラムカウンタの第9ビットは、プログラムカウンタに書き込む命令 (GOTO 以外) によって強制的に「0」にされます。セクション 4.7「プログラムカウンタ」を参照してください。
- 2: I/O レジスタがそれ自体の関数として変更された場合 (MOVF PORTB, 1 など)、使用された値がピン自体に発生する値になります。例えば、入力として構成されているピンのデータラッチが「1」で、外部デバイスにより Low にされている場合、そのデータは「0」で書き戻されます。
- 3: 命令 TRIS f (ここでは f=6) では、W レジスタの内容が PORTB のトライステートラッチに書き込まれます。「1」の場合、ピンは強制的にハイインピーダンス状態にされ、出力バッファが無効になります。
- 4: この命令が TMR0 レジスタで実行されると (該当する場合、d=1)、プリスケーラがクリアされず (TMR0 に割り当てられている場合)。

ADDWF	Add W and f
シンタックス:	[<i>label</i>] ADDWF <i>f</i> , <i>d</i>
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(W) + (f) \rightarrow (\text{dest})$
影響を受けるステータス:	C, DC, Z
説明:	W レジスタとレジスタ「f」の内容を加算します。「d」が「0」である場合、結果は W レジスタに書き込まれます。「d」が「1」である場合、結果はレジスタ「f」に書き戻されます。

BCF	Bit Clear f
シンタックス:	[<i>label</i>] BCF <i>f</i> , <i>b</i>
オペランド:	$0 \leq f \leq 31$ $0 \leq b \leq 7$
実行内容:	$0 \rightarrow (f\langle b \rangle)$
影響を受けるステータス:	なし
説明:	レジスタ「f」のビット「b」をクリアします。

ANDLW	AND literal with W
シンタックス:	[<i>label</i>] ANDLW <i>k</i>
オペランド:	$0 \leq k \leq 255$
実行内容:	$(W).AND. (k) \rightarrow (W)$
影響を受けるステータス:	Z
説明:	W レジスタの内容と 8 ビットのリテラル「k」で AND 演算を行います。結果は W レジスタに配置されます。

BSF	Bit Set f
シンタックス:	[<i>label</i>] BSF <i>f</i> , <i>b</i>
オペランド:	$0 \leq f \leq 31$ $0 \leq b \leq 7$
実行内容:	$1 \rightarrow (f\langle b \rangle)$
影響を受けるステータス:	なし
説明:	レジスタ「F」のビット「b」を設定します。

ANDWF	AND W with f
シンタックス:	[<i>label</i>] ANDWF <i>f</i> , <i>d</i>
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(W).AND. (f) \rightarrow (\text{dest})$
影響を受けるステータス:	Z
説明:	W レジスタの内容とレジスタ「f」で AND 演算を行います。「d」が「0」である場合、結果は W レジスタに書き込まれます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されます。

BTFSC	Bit Test f, Skip if Clear
シンタックス:	[<i>label</i>] BTFSC <i>f</i> , <i>b</i>
オペランド:	$0 \leq f \leq 31$ $0 \leq b \leq 7$
実行内容:	$\text{skip if } (f\langle b \rangle) = 0$
影響を受けるステータス:	なし
説明:	レジスタ「f」のビット「b」が「0」の場合、次の命令をスキップします。ビット「b」が「0」の場合、現在の命令の実行中にフェッチされた次の命令を破棄し、代わりに NOP を実行して、2 サイクルの命令にします。

PIC10F200/202/204/206

BTFSS Bit Test f, Skip if Set

シンタックス: [label] BTFSS f,b
オペランド: $0 \leq f \leq 31$
 $0 \leq b < 7$
実行内容: skip if (f) = 1
影響を受けるステータス: なし
説明: レジスタ「f」のビット「b」が「1」の場合、次の命令をスキップします。
ビット「b」が「1」の場合、現在の命令の実行中にフェッチされた次の命令を破棄し、代わりにNOPを実行して、2サイクルの命令にします。

CALL Subroutine Call

シンタックス: [label] CALL k
オペランド: $0 \leq k \leq 255$
実行内容: (PC) + 1 → Top-of-Stack;
k → PC<7:0>;
(STATUS<6:5>) → PC<10:9>;
0 → PC<8>
影響を受けるステータス: なし
説明: サブルーチンコール。最初に、リターンアドレス (PC + 1) をスタックにプッシュします。8ビットの即値アドレスをPCビット<7:0>にロードします。PCの上位ビット<10:9>をSTATUS<6:5>からロードして、PCの<8>をクリアします。CALLは2サイクルの命令です。

CLRF Clear f

シンタックス: [label] CLRF f
オペランド: $0 \leq f \leq 31$
実行内容: 00h → (f);
1 → Z
影響を受けるステータス: Z
説明: レジスタ「f」の内容をクリアして、Zビットを設定します。

CLRW Clear W

シンタックス: [label] CLRW
オペランド: なし
実行内容: 00h → (W);
1 → Z
影響を受けるステータス: Z
説明: Wレジスタをクリアします。0ビット(Z)を設定します。

CLRWDT Clear Watchdog Timer

シンタックス: [label] CLRWDT
オペランド: なし
実行内容: 00h → WDT;
0 → WDT prescaler (if assigned);
1 → TO;
1 → PD
影響を受けるステータス: TO, PD
説明: CLRWDT命令がWDTをリセットします。プリスケアラがタイマ0でなくWDTに割り当てられている場合、プリスケアラもリセットします。STATUSビットTOおよびPDを設定します。

COMF Complement f

シンタックス: [label] COMF f,d
オペランド: $0 \leq f \leq 31$
d ∈ [0,1]
実行内容: (f) → (dest)
影響を受けるステータス: Z
説明: レジスタ「f」の内容の補数を演算します。「d」が「0」である場合、結果はWレジスタに書き込まれます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されます。

DECF	Decrement f
シンタックス:	[<i>label</i>] DECF f,d
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(f) - 1 \rightarrow (\text{dest})$
影響を受けるステータス:	Z
説明:	レジスタ「f」をデクリメントします。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されません。

INCF	Increment f
シンタックス:	[<i>label</i>] INCF f,d
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(f) + 1 \rightarrow (\text{dest})$
影響を受けるステータス:	Z
説明:	レジスタ「f」の内容をインクリメントします。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されます。

DECFSZ	Decrement f, Skip if 0
シンタックス:	[<i>label</i>] DECFSZ f,d
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(f) - 1 \rightarrow d$; skip if result = 0
影響を受けるステータス:	なし
説明:	レジスタ「f」の内容をデクリメントします。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されません。結果が「0」の場合、既にフェッチされている次の命令を破棄し、代わりに NOP を実行して 2 サイクルの命令にします。

INCFSZ	Increment f, Skip if 0
シンタックス:	[<i>label</i>] INCFSZ f,d
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(f) + 1 \rightarrow (\text{dest})$, skip if result = 0
影響を受けるステータス:	なし
説明:	レジスタ「f」の内容をインクリメントします。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されません。結果が「0」の場合、既にフェッチされている次の命令を破棄し、代わりに NOP を実行して 2 サイクルの命令にします。

GOTO	Unconditional Branch
シンタックス:	[<i>label</i>] GOTO k
オペランド:	$0 \leq k \leq 511$
実行内容:	$k \rightarrow \text{PC}<8:0>$; $\text{STATUS}<6:5> \rightarrow \text{PC}<10:9>$
影響を受けるステータス:	なし
説明:	GOTO は無条件の分岐です。9 ビットの即値を PC ビット <8:0> にロードします。PC の上位ビットを STATUS<6:5> からロードします。GOTO は 2 サイクルの命令です。

IORLW	Inclusive OR literal with W
シンタックス:	[<i>label</i>] IORLW k
オペランド:	$0 \leq k \leq 255$
実行内容:	$(W) .OR. (k) \rightarrow (W)$
影響を受けるステータス:	Z
説明:	W レジスタの内容と 8 ビットのリテラル「k」で OR 演算を行います。結果は W レジスタに配置されます。

PIC10F200/202/204/206

IORWF Inclusive OR W with f

シンタックス: [*label*] IORWF f,d
オペランド: $0 \leq f \leq 31$
 $d \in [0,1]$
実行内容: (W) .OR. (f) → (dest)
影響を受けるステータス: Z
説明: W レジスタとレジスタ「f」で OR 演算を行います。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されます。

MOVWF Move W to f

シンタックス: [*label*] MOVWF f
オペランド: $0 \leq f \leq 31$
実行内容: (W) → (f)
影響を受けるステータス: なし
説明: W レジスタからレジスタ「f」にデータを移動します。

MOVF Move f

シンタックス: [*label*] MOVF f,d
オペランド: $0 \leq f \leq 31$
 $d \in [0,1]$
実行内容: (f) → (dest)
影響を受けるステータス: Z
説明: レジスタ「f」の内容を格納先「d」に移動します。「d」が「0」の場合、格納先は W レジスタです。「d」が「1」の場合、格納先はファイルレジスタ「f」です。「d」= 1 は、ステータスフラグ Z が影響を受けるため、ファイルレジスタのテストとして有用です。

NOP No Operation

シンタックス: [*label*] NOP
オペランド: なし
実行内容: No operation
影響を受けるステータス: なし
説明: 何もしません。

MOVLW Move literal to W

シンタックス: [*label*] MOVLW k
オペランド: $0 \leq k \leq 255$
実行内容: k → (W)
影響を受けるステータス: なし
説明: 8 ビットのリテラル「k」を W レジスタにロードします。「don't care」は「0」としてアセンブルされます。

OPTION Load OPTION Register

シンタックス: [*label*] OPTION
オペランド: なし
実行内容: (W) → 0 Option
影響を受けるステータス: なし
説明: W レジスタの内容を OPTION レジスタにロードします。

RETLW **Return with literal in W**

シンタックス: [*label*] RETLW *k*

オペランド: $0 \leq k \leq 255$

実行内容: $k \rightarrow (W)$;
TOS \rightarrow PC

影響を受けるステータス: なし

説明: 8ビットのリテラル「*k*」をWレジスタにロードします。スタックの最上位(リターンアドレス)をプログラムカウンタへロードします。これは2サイクルの命令です。

RRF **Rotate Right f through Carry**


シンタックス: [*label*] RRF *f,d*

オペランド: $0 \leq f \leq 31$
 $d \in [0,1]$

実行内容: 下記参照

影響を受けるステータス: C

説明: レジスタ「*f*」の内容をキャリーフラグを通して右に1ビット回転させます。「*d*」が「0」の場合、結果はWレジスタに格納されます。「*d*」が「1」の場合、結果はレジスタ「*f*」です。



RLF **Rotate Left f through Carry**


シンタックス: [*label*] RLF *f,d*

オペランド: $0 \leq f \leq 31$
 $d \in [0,1]$

実行内容: 下記参照

影響を受けるステータス: C

説明: レジスタ「*f*」の内容をキャリーフラグを通して左に1ビット回転させます。「*d*」が「0」の場合、結果はWレジスタに格納されます。「*d*」が「1」である場合、結果はレジスタ「*f*」に書き戻されます。



SLEEP **Enter SLEEP Mode**

シンタックス: [*label*] SLEEP

オペランド: なし

実行内容: 00h \rightarrow WDT;
0 \rightarrow WDT prescaler;
1 \rightarrow TO;
0 \rightarrow PD

影響を受けるステータス: TO, PD, RBWUF

説明: タイムアウト STATUS ビット (TO) をセットします。パワーダウン STATUS ビット (PD) をクリアします。
RBWUF には影響しません。
WDT とそのプリスケアラをクリアします。
発振器を停止させてプロセッサをスリープモードにします。詳しくは、**セクション 9.9 「パワーダウンモードモード (スリープ)」** を参照してください。

PIC10F200/202/204/206

SUBWF	Subtract W from f
シンタックス:	[<i>label</i>] SUBWF <i>f</i> , <i>d</i>
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(f) - (W) \rightarrow (\text{dest})$
影響を受けるステータス:	C, DC, Z
説明:	レジスタ「f」から W レジスタを引きます (2 の補数法)。「d」が「0」である場合、結果は W レジスタに書き込まれます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されます。

SWAPF	Swap Nibbles in f
シンタックス:	[<i>label</i>] SWAPF <i>f</i> , <i>d</i>
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(f<3:0>) \rightarrow (\text{dest}<7:4>);$ $(f<7:4>) \rightarrow (\text{dest}<3:0>)$
影響を受けるステータス:	なし
説明:	レジスタ「f」の上位 4 ビットと下位 4 ビットを入れ替えます。「d」が「0」の場合、結果は W レジスタに格納されます。「d」が「1」の場合、結果はレジスタ「f」に格納されます。

TRIS	Load TRIS Register
シンタックス:	[<i>label</i>] TRIS <i>f</i>
オペランド:	$f = 6$
実行内容:	$(W) \rightarrow \text{TRIS register } f$
影響を受けるステータス:	なし
説明:	TRIS レジスタ「f」 ($f = 6$ または 7) に W レジスタの内容をロードします。

XORLW	Exclusive OR literal with W
シンタックス:	[<i>label</i>] XORLW <i>k</i>
オペランド:	$0 \leq k \leq 255$
実行内容:	$(W) .\text{XOR. } k \rightarrow (W)$
影響を受けるステータス:	Z
説明:	W レジスタの内容と 8 ビットのリテラル「k」で XOR 演算を行います。結果は W レジスタに配置されます。

XORWF	Exclusive OR W with f
シンタックス:	[<i>label</i>] XORWF <i>f</i> , <i>d</i>
オペランド:	$0 \leq f \leq 31$ $d \in [0,1]$
実行内容:	$(W) .\text{XOR. } (f) \rightarrow (\text{dest})$
影響を受けるステータス:	Z
説明:	W レジスタの内容とレジスタ「f」で XOR 演算を行います。「d」が「0」である場合、結果は W レジスタに書き込まれます。「d」が「1」の場合、結果はレジスタ「f」に書き戻されます。

11.0 開発サポート

PICmicro[®] マイクロコントローラは、あらゆる種類のハードウェアおよびソフトウェア開発ツールでサポートされています。

- 統合開発環境 (IDE)
 - MPLAB[®] IDE ソフトウェア
- アセンブラ/コンパイラ/リンカ
 - MPASM[™] アセンブラ
 - MPLAB C18 および MPLAB C30 C コンパイラ
 - MPLINK[™] オブジェクトリンカ / MPLIB[™] オブジェクトライブラリアン
 - MPLAB ASM30 アセンブラ/リンカ/ライブラリ
- シミュレータ
 - MPLAB SIM ソフトウェアシミュレータ
- エミュレータ
 - MPLAB ICE 2000 インサーキット エミュレータ
 - MPLAB ICE 4000 インサーキット エミュレータ
- インサーキットデバッガ
 - MPLAB ICD 2
- デバイスプログラマ
 - PICSTART[®] Plus デバイスプログラマ
 - MPLAB PM3 デバイスプログラマ
 - PICKIT[™] 2 開発用プログラマ
- 低価格のデモンストレーションおよび開発ボードと評価キット

11.1 MPLAB 統合開発環境ソフトウェア

MPLAB IDE ソフトウェアを使用すると、従来の 8/16 ビットマイクロコントローラ市場では考えられないほどソフトウェア開発が簡単になります。MPLAB IDEはWindows[®]オペレーティングシステムをベースにしたアプリケーションで、以下のような特徴があります。

- すべてのデバッグツールに対応するシングルグラフィカルインタフェース
 - シミュレータ
 - プログラマ (別売り)
 - エミュレータ (別売り)
 - インサーキットデバッガ (別売り)
- 色分けコンテキスト対応のフル機能エディタ
- マルチプルプロジェクトマネージャ
- コンテンツを直接編集できるカスタマイズ可能なデータウィンドウ
- 高レベルなソースコードのデバッグ
- レジスタの初期化を容易にするビジュアルデバイスイニシャライザ
- マウスオーバーによる変数の内容表示
- ドラッグ & ドロップによるソースの変数表示
- 充実したオンラインヘルプ
- 精選サードパーティツールの統合 (例: HI-TECH Software 製 C コンパイラおよび IAR 製 C コンパイラなど)

MPLAB IDE を使用すると、以下の操作が可能になります。

- ソースファイル (アセンブリまたは C) を編集する
- ワンタッチでアセンブル (またはコンパイル) し、PICmicro MCU エミュレータおよびシミュレータツールにダウンロードする (すべてのプロジェクト情報を自動更新)
- 以下を使用してデバッグする
 - ソースファイル (アセンブリ言語または C 言語)
 - アセンブリ言語と C 言語の混合
 - マシンコード

MPLAB IDE は、コスト効果の高いシミュレータから低価格のインサーキットデバッガおよびフル機能のエミュレータに至る複数のデバッグツールを 1 つの開発パラダイムでサポートします。これにより、柔軟性と機能を高めたツールにアップグレードする場合でも、学習曲線が不要になります。

11.2 MPASM アセンブラ

MPASM アセンブラは、すべての PICmicro MCU に対応したフル機能のユニバーサルマクロアセンブラです。

MPASM アセンブラは、MPLINK オブジェクトリンカ用の再配置可能なオブジェクトファイル、Intel® 標準 HEX ファイル、メモリ使用量と記号参照を説明する MAP ファイル、ソースラインと生成されたマシンコードを含む絶対 LST ファイル、デバッグ用 COFF ファイルを生成します。

MPASM アセンブラには以下の特徴があります。

- MPLAB IDE プロジェクトへの統合
- ユーザー定義マクロによるアセンブリコードの簡素化
- 多用途ソースファイルに対応する条件付きアセンブリ
- アセンブリプロセスの完全な制御を可能にする指令

11.3 MPLAB C18 および MPLAB C30 C コンパイラ

MPLAB C18 および MPLAB C30 コード開発システムは、マイクロチップ社の PIC18 ファミリのマイクロコントローラと dsPIC30、dsPIC33、PIC24 ファミリのデジタルシグナルコントローラに対応する完全な ANSI C コンパイラです。これらのコンパイラは強力な統合機能と優れたコード最適化機能を備え、他のコンパイラにない使いやすさを実現しています。

ソースレベルのデバッグを容易にするために、これらのコンパイラは最適化される記号情報を MPLAB IDE デバッグに提供します。

11.4 MPLINK オブジェクトリンカ / MPLIB オブジェクトライブラリアン

MPLINK オブジェクトリンカは、MPASM アセンブラと MPLAB C18 C コンパイラによって作成された再配置可能なオブジェクトを結合します。このオブジェクトリンカは、リンクスクリプトからの指令を使用して、プリコンパイル済みライブラリから再配置可能なオブジェクトをリンクできます。

MPLIB オブジェクトライブラリアンは、プリコンパイル済みコードのライブラリファイルの作成と変更を管理します。ライブラリのルーチンがソースファイルから呼び出されると、そのルーチンが含まれているモジュールのみがアプリケーションにリンクされます。これにより、大きなライブラリを多くの異なるアプリケーションで効率的に使用することができます。

オブジェクトリンカ / ライブラリには、以下の機能が含まれています。

- 多数の小さいファイルの代わりに、1つのライブラリを効果的にリンクする
- 関連モジュールをグループ化することにより、コードの保守のしやすさを強化する
- モジュールのリスト作成、置換、削除、抽出が簡単なライブラリを柔軟に作成する

11.5 MPLAB ASM30 アセンブラ、リンカ、ライブラリアン

MPLAB ASM30 アセンブラは、記号アセンブリ言語から dsPIC30F デバイス向けの再配置可能マシンコードを生成します。MPLAB C30 C コンパイラはこのアセンブラを使用してオブジェクトファイルを生成します。アセンブラは、アーカイブ化できる、または他のオブジェクトファイルおよびアーカイブとリンクできる再配置可能オブジェクトファイルを生成して、実行ファイルを作成します。アセンブラの主な機能は以下のとおりです。

- dsPIC30F 命令セット全体のサポート
- 固定小数点データおよび浮動小数点データのサポート
- コマンドラインインタフェース
- 豊富な指令セット
- 柔軟性の高いマクロ言語
- MPLAB IDE との互換性

11.6 MPLAB SIM ソフトウェアシミュレータ

MPLAB SIM ソフトウェアシミュレータは、PICmicro MCU と dsPIC® DSC を 1 つの命令レベルでシミュレートすることにより、PC ホスト環境でのコード開発を可能にします。任意の命令でデータ領域を検査または変更することができ、総合的な刺激コントローラから刺激を適用することができます。ランタイム分析を詳しく行う場合、レジスタをファイルに記録することができます。トレースバッファおよびロジックアナライザディスプレイを使用すると、シミュレータの機能を拡張して、プログラム実行、I/O の動作、大部分の周辺機能と内部レジスタを記録および追跡することができます。

MPLAB SIM ソフトウェアシミュレータは、MPLAB C18 および MPLAB C30 C コンパイラと MPASM および MPLAB ASM30 アセンブラを使用した記号デバッグをフルにサポートしています。このソフトウェアシミュレータは、ハードウェア実験室の環境にないコードを開発およびデバッグする柔軟性を備えた経済的で優秀なソフトウェア開発ツールです。

11.7 MPLAB ICE 2000 高性能インサーキットエミュレータ

MPLAB ICE 2000 インサーキットエミュレータは製品開発エンジニア向けの製品で、PICmicro マイクロコントローラ用のマイクロコントローラ設計ツールセット一式が含まれています。MPLAB ICE 2000 インサーキットエミュレータのソフトウェア制御は、MPLAB 統合開発環境によって機能向上が図られ、1つの環境から編集、ビルド、ダウンロード、ソースデバッグができるようになりました。

MPLAB ICE 2000 は、拡張トレース、トリガ、データモニタの機能を備えたフル機能エミュレータシステムです。交換可能なプロセッサモジュールを採用しているため、異なるプロセッサのエミュレーションに関しても、システムを簡単に再設定することができます。MPLAB ICE 2000 インサーキットエミュレータのアーキテクチャでは、新しい PICmicro マイクロコントローラをサポートするための拡張が可能です。

MPLAB ICE 2000 インサーキットエミュレータシステムは、通常はるかに高価な開発ツールに見られる高度な機能を持つリアルタイムエミュレーションシステムとして設計されたものです。シンプルな統一アプリケーションにおいて、これらの機能を最も効果的に使用するには、PC プラットフォームと Microsoft® Windows® 32 ビットオペレーティングシステムの組み合わせが最適です。

11.8 MPLAB ICE 4000 高性能インサーキットエミュレータ

MPLAB ICE 4000 インサーキットエミュレータは製品開発エンジニア向けの製品で、ハイエンドの PICmicro MCU および dsPIC DSC 用のマイクロコントローラ設計ツールセット一式が含まれています。MPLAB ICE 4000 インサーキットエミュレータのソフトウェア制御は、MPLAB 統合開発環境の採用により、1つの環境から編集、ビルド、ダウンロード、ソースデバッグができるようになりました。

MPLAB ICE 4000 は、プレミアムエミュレータシステムという位置づけで、MPLAB ICE 2000 の機能をすべて備えつつ、エミュレーションメモリの追加と処理速度の高速化で dsPIC30F および PIC18XXXX デバイスに対応しています。エミュレータの先進機能として、複雑なトリガおよびタイミング設定と最大 2MB のエミュレーションメモリなどが装備されています。

MPLAB ICE 4000 インサーキットエミュレータシステムは、通常はるかに高価な開発ツールに見られる高度な機能を持つリアルタイムエミュレーションシステムとして設計されたものです。シンプルな統一アプリケーションにおいて、これらの機能を最も効果的に使用するには、PC プラットフォームと Microsoft Windows 32 ビットオペレーティングシステムの組み合わせが最適です。

11.9 MPLAB ICD 2 インサーキット デバッガ

マイクロチップ社の MPLAB ICD 2 インサーキットデバッガは、RS-232 または高速 USB インタフェースでホスト PC と接続するパワフルかつ低価格のランタイム開発ツールです。このツールは Flash PICmicro MCU をベースにしており、PICmicro MCU および dsPIC DSC 向けの開発に使用することができます。MPLAB ICD 2 は、フラッシュデバイスに組み込まれているインサーキットデバッグ機能を使用します。この機能とマイクロチップ社の In-Circuit Serial Programming™ (ICSP™) プロトコルを組み合わせると、MPLAB 統合開発環境のグラフィカルユーザーインタフェースから、コスト効果の高い、フラッシュデバイスのインサーキットデバッグを実現することができます。これにより、設計者はブレイクポイント、個々のステップ変数およびウォッチ変数、CPU ステータスおよび周辺レジスタを設定することにより、ソースコードを開発およびデバッグすることができます。最高速度で実行すると、リアルタイムでハードウェアおよびアプリケーションをテストすることができます。MPLAB ICD 2 は、特定の PICmicro デバイスの開発プログラマとしても機能します。

11.10 MPLAB PM3 デバイスプログラマ

MPLAB PM3 デバイスプログラマは CE 準拠のユニバーサルデバイスプログラマで、VDDMIN および VDDMAX でのプログラマブル電圧検証により信頼性を最大限に高めています。このデバイスプログラマには、メニューとエラーメッセージを表示する大型 LCD ディスプレイ (128 x 64) と、さまざまなパッケージタイプへの対応を可能にする脱着式のモジュラソケットアセンブリが装備されています。ICSP™ ケーブルアセンブリは標準で付属します。スタンドアロンモードの場合、MPLAB PM3 デバイスプログラマは、PC と接続することなしに、PICmicro デバイスの読み取り、検証、プログラムを行うことができます。このモードでは、コードプロテクションを設定することもできます。MPLAB PM3 とホスト PC との接続には、RS-232 または USB ケーブルが使用されます。MPLAB PM3 は、大容量メモリデバイスの高速プログラムを可能にする最適化アルゴリズムと高速通信を備え、ファイルの保存と安全なデータアプリケーションのための SD/MMC カードを内蔵しています。

11.11 PICSTART Plus 開発用プログラマ

PICSTART Plus 開発用プログラマは、低価格の使いやすいプロトタイププログラマです。PC との接続には、COM (RS-232) ポートが使用されます。MPLAB 統合開発環境ソフトウェアにより、このプログラマは簡単かつ効率的に使用できます。PICSTART Plus 開発用プログラマは、40 ピン以下であれば、DIP パッケージのほとんどの PICmicro デバイスをサポートします。PIC16C92X や PIC17C76X など、40 ピンよりもピン数の多いデバイスの場合、アダプタソケットを使用することで対応できます。PICSTART Plus 開発用プログラマは、CE に準拠しています。

11.12 PICKit 2 開発用プログラマ

PICKit™ 2 開発用プログラマは、使いやすいインタフェースを備えた低価格プログラマで、マイクロチップ社のベースライン、ミッドレンジ、PIC18F ファミリのフラッシュメモリマイクロコントローラの多くをプログラムする場合に使用されます。PICKit 2 スタータキットには、プロトタイプ開発ボード 1 個、12 課構成の学習ハンドブック、ソフトウェア、HI-TECH 社製 PICC™ Lite C コンパイラが含まれており、PIC® マイクロコントローラを使用してすぐに開発を始められるようになっています。このキットには、マイクロチップ社の高性能なミッドレンジフラッシュメモリファミリのマイクロコントローラを使用してアプリケーションをプログラム、評価、開発する際に必要なすべてのものが含まれています。

11.13 デモンストレーションボード、開発ボード、評価ボード

さまざまな PICmicro MCU と dsPIC DSC に対応するデモンストレーションボード、開発ボード、評価ボードが豊富に取り揃えられているため、完全に機能するシステムでアプリケーションを手早く開発することができます。ほとんどのボードには、カスタム回路を追加するためのプロトタイプ領域があります。また、アプリケーションファームウェアとソースコードを提供して、検査および変更を可能にします。ボードは、LED、温度センサ、スイッチ、スピーカ、RS-232 インタフェース、LCD ディスプレイ、ポテンシオメータ、追加 EEPROM メモリなど、さまざまな機能をサポートします。

デモンストレーションボードと開発ボードは、教材として、カスタム回路の試作やさまざまなマイクロコントローラアプリケーションに関する学習などの目的で使用することができます。

PICDEM™ および dsPICDEM™ デモンストレーション/開発ボードシリーズの回路の他に、マイクロチップ社では、アナログフィルタ設計、KEELOQ® セキュリティ IC、CAN、IrDA®、PowerSmart® バッテリマネージメント、SEEVAL® 評価システム、Sigma-Delta ADC、流量感知などに対応する評価キットおよびデモンストレーションソフトウェアを取り揃えています。

マイクロチップ社の Web ページ (www.microchip.com) にアクセスして、最新の「*Product Selector Guide (製品選択ガイド)*」(DS00148) でデモンストレーションボード、開発ボード、評価キットの一覧をご確認ください。

12.0 電気的特性

絶対最大定格 (†)


バイアス下での周囲温度	-40°C ~ +125°C
保存温度	-65°C ~ +150°C
VSS に対する VDD の電圧	0 ~ +6.5V
VSS に対する MCLR の電圧	0 ~ +13.5V
VSS に対する他のすべてのピンの電圧	-0.3V ~ (VDD + 0.3V)
消費電力の合計 (1)	800 mW
VSS ピンからの最大電流	80 mA
VDD ピンへの最大電流	80 mA
入力クランプ電流、I _{IK} (V _I < 0 または V _I > V _{DD})	±20 mA
出力クランプ電流、I _{OK} (V _O < 0 または V _O > V _{DD})	±20 mA
I/O ピンごとの最大出力シンク電流	25 mA
I/O ピンごとの最大出力ソース電流	25 mA
I/O ポートごとの最大出力ソース電流	75 mA
I/O ポートごとの最大出力シンク電流	75 mA

注 1: 消費電力は次の式で計算されます。 $P_{DIS} = V_{DD} \times \{I_{DD} - \sum I_{OH}\} + \sum \{(V_{DD} - V_{OH}) \times I_{OH}\} + \sum (V_{OL} \times I_{OL})$

† 注意: 上記の「絶対最大定格」を超えるストレスを加えると、デバイスに修復不能な損傷を与える可能性があります。絶対最大定格は定格ストレスのみを示すものであり、上記の状態または本仕様書の動作条件に示されている規定値を超える状態でデバイスが正常に機能することを示すものではありません。最大定格の状態に長時間放置すると、デバイスの信頼性に影響を及ぼすおそれがあります。

PIC10F200/202/204/206

図 12-1: PIC10F200/202/204/206 電圧周波数グラフ、 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$



12.1 DC 特性 : PIC10F200/202/204/206 (工業用)

DC 特性			標準動作条件 (特に指定のない場合) 動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用)				
パラメータ番号	記号	特性	最小	標準 ⁽¹⁾	最大	単位	条件
D001	VDD	電源電圧	2.0		5.5	V	図 12-1 参照
D002	VDR	RAM データ保持電圧 ⁽²⁾	—	1.5*	—	V	スリープモードの場合
D003	VPOR	確実にパワーオンリセットを実行するための VDD スタート電圧	—	V _{SS}	—	V	詳細は参照
D004	SVDD	確実にパワーオンリセットを実行するための VDD 立ち上がり率 パワーオンリセット	0.05*	—	—	V/ms	詳細は参照
D010	IDD	供給電流 ⁽³⁾	— —	170 350	TBD TBD	μA μA	FOSC = 4 MHz、VDD = 2.0V FOSC = 4 MHz、VDD = 5.0V
D020	IPD	待機電流 ⁽⁴⁾	—	0.1	TBD	μA	VDD = 2.0V
D022	ΔI_{WDT}	WDT 電流 ⁽⁴⁾	—	1.0	TBD	μA	VDD = 2.0V
D023	ΔI_{CMP}	コンパレータ電流 ⁽⁴⁾	—	15	TBD	μA	VDD = 2.0V
D024	ΔI_{VREF}	内部基準電圧 ⁽⁴⁾	—	TBD	TBD	μA	VDD = 2.0V

記号の説明：TBD= 未定

* これらのパラメータは特性解析されたものですが、テストはされていません。

- 注 1: 「標準」欄のデータは 25°C での特性解析の結果に基づくもので、設計の指標としてのみ使用します。テストはされていません。
- 2: これはスリープモードで VDD を下げたときに RAM データを失わない下限値です。
- 3: 供給電流は主に動作電圧と周波数によって変化します。その他に、バス負荷、バスレート、内部コード実行パターン、温度などの要素も消費電流に影響を及ぼします。
- a) アクティブ動作モードでは、すべての IDD 測定に関して、以下のテスト条件が適用されます。
すべての I/O ピンがトライステート状態で、VSS にプル、T0CKI = VDD、MCLR = VDD、WDT オン/オフ (指定に従う)
- b) 待機電流の測定については、デバイスがスリープモードであること以外、条件は同じです。
- 4: 待機電流は、デバイスをスリープモードにし、すべての I/O ピンをハイインピーダンス状態にして VDD または VSS に接続した状態で測定します。

PIC10F200/202/204/206

12.2 DC 特性 : PIC10F200/202/204/206 (拡張用途)

DC 特性			標準動作条件 (特に指定のない場合) 動作温度 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張用途)				
パラメータ番号	記号	特性	最小	標準 ⁽¹⁾	最大	単位	条件
D001	VDD	電源電圧	2.0		5.5	V	図 12-1 参照
D002	VDR	RAM データ保持電圧 ⁽²⁾	—	1.5*	—	V	スリープモードの場合
D003	VPOR	確実にパワーオンリセットを実行するための VDD スタート電圧	—	Vss	—	V	詳細は参照
D004	SVDD	確実にパワーオンリセットを実行するための VDD 立ち上がり率 パワーオンリセット	0.05*	—	—	V/ms	詳細は参照
D010	IDD	供給電流 ⁽³⁾	—	170	TBD	μA	FOSC = 4 MHz、VDD = 2.0V
			—	350	TBD	μA	FOSC = 4 MHz、VDD = 5.0V
D020	IPD	待機電流 ⁽⁴⁾	—	0.1	TBD	μA	VDD = 2.0V
D022	ΔIWDT	WDT 電流 ⁽⁴⁾	—	1.0	TBD	μA	VDD = 2.0V
D023	ΔICMP	コンパレータ電流 ⁽⁴⁾	—	15	TBD	μA	VDD = 2.0V
D024	ΔIVREF	内部基準電圧 ⁽⁴⁾	—	TBD	TBD	μA	VDD = 2.0V

記号の説明 : TBD= 未定

* これらのパラメータは特性解析されたものですが、テストはされていません。

- 注 1: 「標準」欄のデータは 25°C での特性解析の結果に基づくもので、設計の指標としてのみ使用します。テストはされていません。
- 2: これはスリープモードで VDD を下げたときに RAM データを失わない下限値です。
- 3: 供給電流は主に動作電圧と周波数によって変化します。その他に、バス負荷、バスレート、内部コード実行パターン、温度などの要素も消費電流に影響を及ぼします。
- a) アクティブ動作モードでは、すべての IDD 測定に関して、以下のテスト条件が適用されます。
すべての I/O ピンがトライステート状態で、VSS にプル、T0CKI = VDD、MCLR = VDD、WDT オン/オフ (指定に従う)
- b) 待機電流の測定については、デバイスがスリープモードであること以外、条件は同じです。
- 4: 待機電流は、デバイスをスリープモードにし、すべての I/O ピンをハイインピーダンス状態にして VDD または VSS に接続した状態で測定します。

表 12-1: DC 特性 : PIC10F200/202/204/206 (工業用、拡張用途)

DC 特性		標準動作条件 (特に指定のない場合) 動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張用途) 動作電圧 V_{DD} の範囲は DC 仕様で説明されている通りです。					
パラメータ番号	記号	特性	最小	標準†	最大	単位	条件
D030 D030A D031 D032	VIL	Low レベル入力電圧 I/O ポート TTL バッファ付き シュミットトリガ バッファ付き MCLR、T0CKI	V_{SS} V_{SS} V_{SS} V_{SS}	— — — —	0.8V 0.15 V_{DD} 0.15 V_{DD} 0.15 V_{DD}	V V V V	$4.5 \leq V_{DD} \leq 5.5V$ 上記以外
D040 D040A D041 D042	VIH	High レベル入力電圧 I/O ポート TTL バッファ付き シュミットトリガ バッファ付き MCLR、T0CKI	2.0 0.25 V_{DD} + 0.8 V_{DD} 0.85 V_{DD} 0.85 V_{DD}	— — — —	V_{DD} V_{DD} V_{DD} V_{DD}	V V V V	$4.5 \leq V_{DD} \leq 5.5V$ 上記以外 V_{DD} の全範囲
D070	IPUR	GPIO 弱プルアップ電流 (3)	TBD	250	TBD	μA	$V_{DD} = 5V, V_{PIN} = V_{SS}$
D060 D061 D061A	IIL	入力リーク電流 (1,2) I/O ポート GP3/MCLR (4) GP3/MCLR (5)	— — —	— — —	± 1 ± 30 ± 5	μA μA μA	$V_{SS} \leq V_{PIN} \leq V_{DD}$ 、ピンがハイインピーダンス状態 $V_{SS} \leq V_{PIN} \leq V_{DD}$ $V_{SS} \leq V_{PIN} \leq V_{DD}$
D080 D080A		Low レベル出力電圧 I/O ポート	— —	— —	0.6 0.6	V V	$I_{OL} = 8.5 \text{ mA}, V_{DD} = 4.5V, -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ $I_{OL} = 7.0 \text{ mA}, V_{DD} = 4.5V, -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
D090 D090A		High レベル出力電圧 I/O ポート (2)	$V_{DD} - 0.7$ $V_{DD} - 0.7$	— —	— —	V V	$I_{OH} = -3.0 \text{ mA}, V_{DD} = 4.5V, -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ $I_{OH} = -2.5 \text{ mA}, V_{DD} = 4.5V, -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
D101		出力ピンに要求される容量負荷 すべての I/O ピン	—	—	50*	pF	

記号の説明: TBD= 未定

† 「標準」欄のデータは、特に指定がない限り、5V、25°C 時のものです。このパラメータは設計の指針としてのみ使用します。テストはされていません。

* このパラメータは設計の指針としてのみ使用します。テストはされていません。

- 注 1: MCLR ピンのリーク電流は、印加電圧レベルにより大きく異なります。指定のレベルは通常の動作条件に相当します。異なる入力電圧では、リーク電流がさらに高くなる場合があります。
- 2: 負の電流はピンからの出力として定義されます。
- 3: GP3 は含まれません。GP3 については、パラメータ D061 および D061A を参照してください。
- 4: この規定値は、外部 MCLR として構成されている GP3/MCLR と内部プルアップ有効時の入力として構成されている GP3/MCLR に適用されます。
- 5: この規定値は GP3/MCLR がプルアップ無効時の入力として構成されている場合に適用されます。MCLR 回路のリーク電流は、標準の I/O ロジックよりも高くなります。

PIC10F200/202/204/206

表 12-2: コンパレータの仕様

動作条件: 2.0V < VDD < 5.5V, -40°C < TA < +125°C (特に記載のない場合)							
パラメータ番号	記号	特性	最小	標準	最大	単位	条件
D300	VIOFF	入力オフセット電圧	—	±5.0	TBD	mV	
D301	VICM	入力コモンモード電圧	0	—	VDD - 1.5*	V	
D302	CMRR	コモンモード除去比	55*	—	—	db	
D303	TRESP	応答時間 ⁽¹⁾	—	300	TBD	ns	VDD = 3.0V ~ 5.5V, -40° ~ +85°C
D304	TMC20V	出力有効までのコンパレータモード変化時間	—	300	TBD	ns	
D305	VIVRF	内部リファレンス電圧	0.55	0.6	0.65	V	TBD

記号の説明: TBD= 未定

* これらのパラメータは特性解析されたものですが、テストはされていません。

注 1: 1つのコンパレータ入力が (VDD - 1.5)/2 で、もう1つの入力が VSS から VDD に遷移するときに測定された応答時間。

表 12-3: プルアップ抵抗範囲 - PIC10F200/202/204/206

VDD (V)	温度 (°C)	最小	標準	最大	単位
GP0/GP1					
2.0	-40	TBD	TBD	TBD	Ω
	25	TBD	TBD	TBD	Ω
	85	TBD	TBD	TBD	Ω
	125	TBD	TBD	TBD	Ω
5.5	-40	TBD	TBD	TBD	Ω
	25	TBD	TBD	TBD	Ω
	85	TBD	TBD	TBD	Ω
	125	TBD	TBD	TBD	Ω
GP3					
2.0	-40	TBD	TBD	TBD	Ω
	25	TBD	TBD	TBD	Ω
	85	TBD	TBD	TBD	Ω
	125	TBD	TBD	TBD	Ω
5.5	-40	TBD	TBD	TBD	Ω
	25	TBD	TBD	TBD	Ω
	85	TBD	TBD	TBD	Ω
	125	TBD	TBD	TBD	Ω

記号の説明: TBD= 未定

* これらのパラメータは特性解析されたものですが、テストはされていません。

12.3 タイミングパラメータの記号と負荷条件 - PIC10F200/202/204/206

タイミングパラメータの記号は、以下の形式に従って作成されています。

1. TppS2ppS
2. TppS

T	
F 周波数	T 時間


小文字の下付き記号とその意味

PP			
2	to	mc	MCLR
ck	CLKOUT	osc	発振器
cy	サイクル時間	os	OSC1
drt	デバイスリセットタイマ	t0	T0CKI
io	I/O ポート	wdt	ウォッチドッグタイマ

大文字の記号とその意味

S			
F	立ち下がり	P	周期
H	High	R	立ち上がり
I	無効 (ハイインピーダンス)	V	有効
L	Low	Z	ハイインピーダンス

図 12-2: 負荷条件 – PIC10F200/202/204/206



PIC10F200/202/204/206

表 12-4: 校正後の内部 RC 周波数 – PIC10F200/202/204/206

パラメータ番号		記号	特性	周波数公差	最小	標準	最大	単位	条件
AC 特性				標準動作条件 (特に指定のない場合) 動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用)、 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張用途) 動作電圧 V_{DD} の範囲はセクション 12.1 「DC 特性: PIC10F200/202/204/206 (工業用)」 0 に記載されています。					
F10	FOSC		校正後の内部 INTOSC 周波数 (1)	$\pm 1\%$ $\pm 2\%$ $\pm 5\%$	3.96 3.92 3.80	4.00 4.00 4.00	4.04 4.08 4.20	MHz MHz MHz	V_{DD} および温度 TBD $2.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ 温度 TBD $2.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張用途)


記号の説明: TBD= 未定

* これらのパラメータは特性解析されたものですが、テストはされていません。

† 「標準」欄のデータは、特に指定がない限り、5V、25°C 時のものです。このパラメータは設計の指針としてのみ使用します。テストはされていません。

注 1: この発振器周波数公差を確保するには、 V_{DD} および V_{SS} を可能な限りデバイスの近くで容量性デカップリングを行う必要があります。0.1 μF と 0.01 μF の値を並列で使用することを推奨します。

図 12-3: リセット、ウォッチドッグタイマ、デバイスリセットタイマのタイミング - PIC10F200/202/204/206



注 1: ソフトウェアで出力ドライバを有効にして、I/O ピンのハイインピーダンスモードを解除する必要があります。
注 2: POR のみで動作します。

PIC10F200/202/204/206

表 12-5: リセット、ウォッチドッグタイマ、デバイスリセットタイマ - PIC10F200/202/204/206

AC 特性		標準動作条件 (特に指定のない場合) 動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張用途) 動作電圧 V_{DD} の範囲はに記載されています。					
パラメータ番号	記号	特性	最小	標準 ⁽¹⁾	最大	単位	条件
30	TMCL	MCLR パルス幅 (low)	2000*	—	—	ns	$V_{DD} = 5.0\text{V}$
31	TWDRT	ウォッチドッグタイマタイムアウト周期 (プリスケールなし)	9*	18*	30*	ms	$V_{DD} = 5.0\text{V}$ (工業用)
			9*	18*	40*	ms	$V_{DD} = 5.0\text{V}$ (拡張用途)
32	TDRT	デバイスリセットタイマ周期 ⁽²⁾	9*	18*	30*	ms	$V_{DD} = 5.0\text{V}$ (工業用)
			9*	18*	40*	ms	$V_{DD} = 5.0\text{V}$ (拡張用途)
34	TIOZ	MCLR low からの I/O ハイインピーダンス	—	—	2000*	ns	

* これらのパラメータは特性解析されたものですが、テストはされていません。

注 1: 「標準」欄のデータは、特に指定がない限り、5V、25°C 時のものです。このパラメータは設計の指針としてのみ使用します。テストはされていません。

図 12-4: タイマ 0 クロックのタイミング - PIC10F200/202/204/206




表 12-6: タイマ 0 クロック条件 - PIC10F200/202/204/206

AC 特性		標準動作条件 (特に指定のない場合) 動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張用途) 動作電圧 V_{DD} の範囲は第 12.1 項の「DC 特性」に記載されています。 セクション 12.1 「DC 特性: PIC10F200/202/204/206 (工業用)」					
パラメータ番号	記号	特性	最小	標準 ⁽¹⁾	最大	単位	条件
40	Tt0H	T0CKI High パルス幅	プリスケールなし	$0.5 T_{CY} + 20^*$	—	—	ns
		プリスケールあり	10*	—	—	ns	
41	Tt0L	T0CKI Low パルス幅	プリスケールなし	$0.5 T_{CY} + 20^*$	—	—	ns
		プリスケールあり	10*	—	—	ns	
42	Tt0P	T0CKI 周期	20 または $T_{CY} + 40^* N$	—	—	ns	いずれか大きい方 $N =$ プリスケール値 (1, 2, 4, ..., 256)

* これらのパラメータは特性解析されたものですが、テストはされていません。

注 1: 「標準」欄のデータは、特に指定がない限り、5V、25°C 時のものです。このパラメータは設計の指針としてのみ使用します。テストはされていません。

PIC10F200/202/204/206

メモ:

13.0 DC および AC 特性のグラフ / 表

現時点では、グラフと表はありません。


PIC10F200/202/204/206

メモ:


14.0 パッケージ

14.1 パッケージマーキング情報


6 リード SOT-23A*




例




8 リード PDIP




例



8 リード DFN*



例



記号の説明: XX...X ユーザー固有情報
 Y 製造年コード (西暦の最終桁)
 YY 製造年コード (西暦の下2桁)
 WW 製造週コード (例:1月の第1週を「01」と表示)
 NNN 英数字によるトレーサビリティコード
 (e3) 鉛フリーのつや消し錫 (Sn) メッキ製品を示す JEDEC 準拠マーク
 * このパッケージには鉛が使用されていません。鉛フリーを示す
 JEDEC 準拠マーク ((e3)) はこのパッケージの外箱に表示されています。

注: マイクロチップのパーツ番号が1行に収まらないときは、次の行に続きます。これにより、製品固有情報の記載に使用できる文字数が制限されます。

PIC10F200/202/204/206

表 14-1: 8 リード 2x3 DFN (MC) のマーキング


部品番号	マーキング
PIC10F200-I/MC	BA0
PIC10F200-E/MC	BB0
PIC10F202-I/MC	BC0
PIC10F202-E/MC	BD0
PIC10F204-I/MC	BE0
PIC10F204-E/MC	BF0
PIC10F206-I/MC	BG0
PIC10F206-E/MC	BH0

表 14-2: 6 リード SOT-23 (OT) パッケージ
マーキング

部品番号	マーキング
PIC10F200-I/OT	00NN
PIC10F200-E/OT	00NN
PIC10F202-I/OT	02NN
PIC10F202-E/OT	02NN
PIC10F204-I/OT	04NN
PIC10F204-E/OT	04NN
PIC10F206-I/OT	06NN
PIC10F206-E/OT	06NN

注: NN は英数字によるトレーサビリティコードを表します。

6 リードプラスチックモールアウトライントランジスタ (OT) (SOT-23)



寸法限度		単位			ミリメートル		
		最小	公称	最大	最小	公称	最大
ピン数	n	6			6		
ピッチ	P	0.038 BSC			0.95 BSC		
外側リードピッチ	p1	0.075 BSC			1.90 BSC		
全高	A	.035	.046	.057	0.90	1.18	1.45
モールドパッケージ厚さ	A2	.035	.043	.051	0.90	1.10	1.30
座面からの高さ	A1	.000	.003	.006	0.00	0.08	0.15
全幅	E	.102	.110	.118	2.60	2.80	3.00
モールドパッケージ幅	E1	.059	.064	.069	1.50	1.63	1.75
全長	D	.110	.116	.122	2.80	2.95	3.10
足の長さ	L	.014	.018	.022	0.35	0.45	0.55
足の角度	φ	0	5	10	0	5	10
リード厚さ	c	.004	.006	.008	0.09	0.15	0.20
リード幅	B	.014	.017	.020	0.35	0.43	0.50
モールド抜き角 上面	α	0	5	10	0	5	10
モールド抜き角 底面	β	0	5	10	0	5	10

* コントロールパラメータ

注:

寸法 D と E1 には、モールドフラッシュまたは突出部は含みません。モールドフラッシュまたは突出部は各側で 0.005" (0.127mm) 以下とします。

BSC: 基準寸法。公差を含まずに表示される理論的に一致する値

ASME Y14.5M 参照


JEITA (旧 EIAJ) 相当: SC-74A

Drawing No. C04-120

2005年9月12日改訂

PIC10F200/202/204/206

8 リードプラスチックデュアルインライン (P) 300 mil (PDIP)



寸法限度	単位	インチ*			ミリメートル		
		最小	公称	最大	最小	公称	最大
ピン数	N	8			8		
ピッチ	P		.100			2.54	
座面から上面までの高さ	A	.140	.155	.170	3.56	3.94	4.32
モールドパッケージ厚さ	A2	.115	.130	.145	2.92	3.30	3.68
座面から底面までの高さ	A1	.015			0.38		
ショルダ幅	E	.300	.313	.325	7.62	7.94	8.26
モールドパッケージ幅	E1	.240	.250	.260	6.10	6.35	6.60
全長	D	.360	.373	.385	9.14	9.46	9.78
リード先端から座面までの高さ	L	.125	.130	.135	3.18	3.30	3.43
リード厚さ	C	.008	.012	.015	0.20	0.29	0.38
上部リード幅	B1	.045	.058	.070	1.14	1.46	1.78
下部リード幅	B	.014	.018	.022	0.36	0.46	0.56
リード列間隔	EB	.310	.370	.430	7.87	9.40	10.92
モールド抜き角 上面	α	5	10	15	5	10	15
モールド抜き角 底面	β	5	10	15	5	10	15

* コントロールパラメータ

§ 重要な特徴

注:


寸法 D と E1 には、モールドフラッシュまたは突出部は含みません。モールドフラッシュまたは突出部は各側 0.010" (0.254mm) とします。

JEDEC 準拠: MS-001

図面番号 C04-018

PIC10F200/202/204/206

8 リードデュアルフラットノーリード (MC) - 2x3x0.9 (DFN)



寸法限度	単位	インチ			ミリメートル*		
		最小	公称	最大	最小	公称	最大
ピン数	n		8			8	
ピッチ	e	0.020 BSC			0.50 BSC		
全高	A	.031	.035	.039	0.80	0.90	1.00
座面からの高さ	A1	.000	.001	.002	0.00	0.02	0.05
接点の厚さ	A3	0.008 REF.			0.20 REF.		
全長	D	0.079 BSC			2.00 BSC		
全幅	E	0.118 BSC			3.00 BSC		
露出パッド長さ	D2	.051	-	.069	1.30**	-	1.75
露出パッド幅	E2	.059	-	.075	1.50**	-	1.90
接点長さ §	L	.012	.016	.020	0.30	0.40	0.50
接点から露出パッドまでの距離 §	K	.008	-	-	0.20	-	-
接点幅	b	.008	.010	.012	0.20	0.25	0.30

* コントロールパラメータ

** JEDEC パラメータから外れている

§ 重要な特徴

注:

1. ピン 1 のビジュアルインデックスの場所はばらつきがありますが、必ず斜線部分内にあります。

2. 露出パッドはダイアタッチパッドサイズに応じて異なります。

3. パッケージの端部には 1 つ以上の露出タイバーがあります。

BSC: 基準寸法。公差を含まずに表示される理論的に一致する値

ASME Y14.5M 参照

REF: 参考情報としてのみ提供されている参考寸法 (通常は公差を含まない)

ASME Y14.5M 参照

JEDEC 相当 MO-229 VCED-2

図面番号 : C04-123

2005 年 9 月 12 日改訂

付録 A: 改訂履歴

リビジョン C (2006 年 8 月)

8 ピン DFN のピン配置図を追加、表 1-1 を改訂、すべてのレジスタを再フォーマット、第 4.8 項を改訂して注記を追加、第 5.3 項 (図 5-1 の参照箇所を変更)、表 6-1 および 7-1 (TRISGPIO (I/O 制御レジスタ) から網かけを削除)、第 8.1 ~ 8.4 項 (表 12-2 の参照箇所を変更)、第 14.1 項 (パッケージマーキング情報および図を改訂ならびに置換、表 14-1 および 14-2 を追加、DFN パッケージ図を追加)。

索引

C

CPU の特殊機能	41
C コンパイラ	
MPLAB C18	60
MPLAB C30	60

D

DC および AC 特性	73
--------------------	----

G

GPIO	25
------------	----

I

I/O インタフェース	25
I/O プログラミングの注意点	26
I/O ポート	25
ID ロケーション	41, 50
INDF	23

M

MPLAB ASM30 アセンブラ、リンカ、ライブラリアン	60
MPLAB ICD 2 インサーキット デバッガ	61
MPLAB ICE 2000 高性能ユニバーサルインサーキット エミュレータ	61
MPLAB ICE 4000 高性能ユニバーサルイン サーキットエミュレータ	61
MPLAB PM3 デバイスプログラマ	61
MPLAB 統合開発環境ソフトウェア	59
MPLINK オブジェクトリンカ /MPLIB オブジェクト ライブラリアン	60

O

OPTION レジスタ	20
OSCCAL レジスタ	21

P

PC のロード	22
PIC10F200/202/204/206 デバイスの種類	7
PICSTART Plus 開発用プログラマ	62
POR	
<u>PD</u>	48
<u>TO</u>	48
デバイスリセットタイマ (DRT)	41, 46
パワーオンリセット (POR)	41

Q

Q サイクル	13
--------------	----

S

STATUS レジスタ	9, 19
-------------------	-------

T

TRIS レジスタ	25
-----------------	----

W

WWW アドレス	83
WWW、オンラインサポート	3

あ

アセンブラ	
MPASM アセンブラ	60

い

インターネットアドレス	83
-------------------	----

う

ウォッチドッグタイマ (WDT)	41, 46
周期	46
プログラミングの注意点	46

お

お客様サポート	83
お客様変更通知サービス	83

か

開発サポート	59
間接データアドレッシング	23

き

キャリー	9
------------	---

く

クロック方式	13
--------------	----

こ

コードプロテクション	41, 50
コンパレータ	
構成	38
コンパレータモジュール	37
動作	39
リファレンス	39
割り込み	39
コンフィグレーションビット	41

す

スタック	22
スリープ	41, 49
スリープからのウェイクアップ	49

せ

正誤表情報	3
ゼロビット	9

そ

ソフトウェアシミュレータ (MPLAB SIM)	60
--------------------------------	----

た

タイマ 0	
外部クロックを使用する TMR0	30, 34
タイマ 0	29, 33
タイマ 0 (TMR0) モジュール	29, 33
タイミングパラメータの記号と負荷条件	69

て

デジタルキャリー	9
デバイスファミリ	
PIC10F200/202/204/206	5

と

読者アンケート	84
特殊機能レジスタ	18

PIC10F200/202/204/206

は

発振器の構成	42
発振器の種類	
HS	42
LP	42
パワーダウンモード	49

ふ

ブラウンアウトによるリセット	48
ブラウンアウト保護回路	48
プリスケアラ	31, 35
プログラムカウンタ	22
ブロック図	
TMR0/WDT プリスケアラ	32, 36, 38
ウォッチドッグタイマ	47
オンチップリセット回路	44
タイマ 0	29, 33

へ

変更通知サービス	83
----------------	----

ま

マイクロチップ社のインターネット Web サイト	83
--------------------------------	----

め

命令サイクル	13
命令セットの一覧	52
命令フロー / パイプライン	13
メモリ構成	15
データメモリ	16
プログラムメモリ (PIC10F200/204)	15
プログラムメモリ (PIC10F202/206)	16

よ

読み出し - 変更 - 書き込み	26
------------------------	----

り

リセット	41
------------	----

れ

レジスタ	
特殊機能	18
レジスタファイルマップ	
PIC10F200/204	17
PIC10F202/206	17

マイクロチップ社のWEB サイト

マイクロチップ社は、Webサイト(www.microchip.com)でオンラインサポートを提供しています。この Web サイトを使うことで、お客様はファイルや情報を簡単に入手することができます。お客様のお気に入りインターネットブラウザでアクセスすることができます。Web サイトには以下の情報が掲載されています。

- **製品サポート** – データシートと正誤表、アプリケーションノートとサンプルプログラム、設計リソース、ユーザーズガイドとハードウェアサポート文書、最新のソフトウェアと過去のソフトウェア
- **一般テクニカルサポート** – よくある質問 (FAQ)、テクニカルサポートリクエスト、オンラインディスカッショングループ、マイクロチップ社コンサルタントプログラムメンバの一覧
- **マイクロチップ社の事業** – 製品選択および注文ガイド、マイクロチップ社の最新プレスリリース、セミナーおよびイベントの一覧、マイクロチップ社営業所、販売代理店、工場担当者の一覧

お客様変更通知サービス

マイクロチップ社のお客様通知サービスを利用すると、お客様にはマイクロチップ社製品の最新情報が送信されます。この通知サービスを申し込んだお客様には、お客様の指定した製品ファミリまたは開発ツールに関する変更、更新、改訂、正誤情報が電子メールでいち早く送信されます。

登録するには、マイクロチップ社の Web サイト (www.microchip.com) にアクセスし、[Customer Change Notification] をクリックして、登録手順に従ってください。

お客様サポート

マイクロチップ社製品のユーザーは、以下の複数のルートでサポートを受けることができます。

- 販売代理店
- 該当地域の営業所
- フィールドアプリケーションエンジニア (FAE)
- テクニカルサポート
- Development Systems Information Line (開発システム情報を提供する電話サービス)

サポートが必要な場合、お客様は製品を購入した販売代理店またはフィールドアプリケーションエンジニア (FAE) にご連絡ください。該当地域の営業所でもお客様へのサポートを提供しています。各営業所と所在地の一覧は、本書の最終ページに記載されています。

テクニカルサポートは Web サイト (<http://support.microchip.com>) を介して提供されます。

PIC10F200/202/204/206

読者アンケート

マイクロチップ社では、お客様にマイクロチップ社製品を効果的にお使いいただくために、わかりやすい文書を提供するように努めています。文書の構成、明瞭さ、内容、改善して欲しい点に関してご意見を提供していただける場合は、ファクスにて弊社のテクニカルパブリケーションマネージャ宛にご意見をお送りください。ファクス番号は 1-480-792-4150 (国際電話) です。

以下の欄に必要な事項と本書に関するご意見をご記入の上、お送りください。

送信先: テクニカルパブリケーションマネージャ

送信枚数 _____

件名: 読者アンケート

発信元: 名前 _____

会社名 _____

住所 _____

市町村 / 都道府県 / 郵便番号 / 国名 _____

電話: (_____) _____ - _____ ファクス: (_____) _____ - _____

用途 (オプション):

回答を希望しますか? はい いいえ

デバイス: PIC10F200/202/204/206 文書番号: DS41239C

質問:

1. 本書の中で最も良い記事はどれですか?

2. 本書には、お客様がハードウェアおよびソフトウェアを開発する際に必要な情報が十分に記載されていますか?

3. 本書の構成はわかりやすいですか? わかりにくいと感じた場合、その理由をお書きください。

4. 本書の構成や内容を改善するには、何を追加したらよいですか?

5. 全体に影響を与えず、本書から削除してもかまわないと思われる内容があれば、お書きください。

6. 不正確な情報または誤解を与える情報がありますか? もしあれば、記載ページと該当箇所をお書きください。

7. 本書をさらにわかりやすくするには、どのような改善が必要だと思いますか?

製品識別システム

ご注文または価格や納期などの情報については、弊社工場または一覧に記載されている営業にお問い合わせください。

PART NO.	X	/XX	XXX	
デバイス	温度範囲	パッケージ	パターン	
デバイス: PIC10F200 PIC10F202 PIC10F204 PIC10F206 PIC10F200T (テープ & リール) PIC10F202T (テープ & リール) PIC10F204T (テープ & リール) PIC10F206T (テープ & リール)	温度範囲: I = -40°C ~ +85°C (工業用) E = -40°C ~ +125°C (拡張用途)	パッケージ: P = 300 mil PDIP (鉛フリー) OT = SOT-23、6-LD (鉛フリー) MC = DFN、8-LD 2x3 (鉛フリー)	パターン: 特別要件	例 a) PIC10F200-I/P = 工業用温度、PDIP パッケージ (鉛フリー) b) PIC10F202T-E/OT = 拡張用途温度、SOT-23 パッケージ (鉛フリー)、テープおよびリール c) PIC10F202-E/MC = 拡張用途温度、DFN パッケージ (鉛フリー)

世界各国での販売およびサービス

北米

本社

2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200
Fax: 480-792-7277
テクニカルサポート :
<http://support.microchip.com>
Web アドレス :
www.microchip.com

アトランタ

Alpharetta, GA
Tel: 770-640-0034
Fax: 770-640-0307

ボストン

Westborough, MA
Tel: 774-760-0087
Fax: 774-760-0088

シカゴ

Itasca, IL
Tel: 630-285-0071
Fax: 630-285-0075

ダラス

Addison, TX
Tel: 972-818-7423
Fax: 972-818-2924

デトロイト

Farmington Hills, MI
Tel: 248-538-2250
Fax: 248-538-2260

ココモ

Kokomo, IN
Tel: 765-864-8360
Fax: 765-864-8387

ロサンゼルス

Mission Viejo, CA
Tel: 949-462-9523
Fax: 949-462-9608
サンタクララ
Santa Clara, CA
Tel: 408-961-6444
Fax: 408-961-6445

トロント

Mississauga, Ontario,
Canada
Tel: 905-673-0699
Fax: 905-673-6509

アジア / 太平洋

アジア太平洋支社

Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel: 852-2401-1200
Fax: 852-2401-3431

オーストラリア - シドニー

Tel: 61-2-9868-6733
Fax: 61-2-9868-6755

中国 - 北京

Tel: 86-10-8528-2100
Fax: 86-10-8528-2104

中国 - 成都

Tel: 86-28-8676-6200
Fax: 86-28-8676-6599

中国 - 福州

Tel: 86-591-8750-3506
Fax: 86-591-8750-3521

中国 - 香港 SAR

Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 青島

Tel: 86-532-8502-7355
Fax: 86-532-8502-7205

中国 - 上海

Tel: 86-21-5407-5533
Fax: 86-21-5407-5066

中国 - 瀋陽

Tel: 86-24-2334-2829
Fax: 86-24-2334-2393

中国 - 深川

Tel: 86-755-8203-2660
Fax: 86-755-8203-1760

中国 - 順徳

Tel: 86-757-2839-5507
Fax: 86-757-2839-5571

中国 - 武漢

Tel: 86-27-5980-5300
Fax: 86-27-5980-5118

中国 - 西安

Tel: 86-29-8833-7250
Fax: 86-29-8833-7256

アジア / 太平洋

インド - バンガロール

Tel: 91-80-4182-8400
Fax: 91-80-4182-8422

インド - ニューデリー

Tel: 91-11-4160-8631
Fax: 91-11-4160-8632

インド - プネ

Tel: 91-20-2566-1512
Fax: 91-20-2566-1513

日本 - 横浜

Tel: 81-45-471-6166
Fax: 81-45-471-6122

韓国 - 亀尾

Tel: 82-54-473-4301
Fax: 82-54-473-4302

韓国 - ソウル

Tel: 82-2-554-7200
Fax: 82-2-558-5932 または
82-2-558-5934

マレーシア - ペナン

Tel: 60-4-646-8870
Fax: 60-4-646-5086

フィリピン - マニラ

Tel: 63-2-634-9065
Fax: 63-2-634-9069

シンガポール

Tel: 65-6334-8870
Fax: 65-6334-8850

台湾 - 新竹

Tel: 886-3-572-9526
Fax: 886-3-572-6459

台湾 - 高雄

Tel: 886-7-536-4818
Fax: 886-7-536-4803

台湾 - 台北

Tel: 886-2-2500-6610
Fax: 886-2-2508-0102

タイ - バンコク

Tel: 66-2-694-1351
Fax: 66-2-694-1350

ヨーロッパ

オーストリア - ヴェルス

Tel: 43-7242-2244-3910
Fax: 43-7242-2244-393

デンマーク - コペンハーゲン

Tel: 45-4450-2828
Fax: 45-4485-2829

フランス - パリ

Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

ドイツ - ミュンヘン

Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

イタリア - ミラノ

Tel: 39-0331-742611
Fax: 39-0331-466781

オランダ - ドリュエネン

Tel: 31-416-690399
Fax: 31-416-690340

スペイン - マドリッド

Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

英国 - ウォーキンガム

Tel: 44-118-921-5869
Fax: 44-118-921-5820