

AKI PICプラチナキット

EEPROM内蔵CPU PIC16F84(クロック10MHz)採用。
プログラム領域は1000回、データ領域は1,000,000回
書替え可能。
アセンブラ・シュミレータ等ユーティリティソフト付



ハイスピードRISCライクプロセッサ

PIC16F84 EEPROM内蔵で
書き替え回数 1000万回!

マイコンボード

AKIPICプラチナキット (10MHz)
アキ ビック

《PIC16F84の主な特徴》

☆ワンチップ高性能RISCライクプロセッサ PICシリーズ

☆命令数はわずか35命令で、シングルワード構成

☆命令はシングルサイクル(400ns)で実行

ただしランチ命令のみ2サイクル

☆PICチップ内に EEPROM(プログラム用) 1024×14ビット

SRAM 68×8ビット

EEPROM(データ用) 64×8ビット

を内蔵しています。

☆プログラムEEPROMは、100回以上上書き可能

☆データEEPROMは、1,000,000可能

☆I/Oポートは全部で13本

吸い込み電流25mA MAX

吐き出し電流20mA MAX

LEDを直接ドライブできます。

☆8ビットクロック/カウンタ

プログラマブルプリスケラ

☆4種の割り込みモード

☆パワーONリセット回路内蔵

《キット概要》

□高品質な両面スルーホール専用基板を使用

□電源回路、発振回路はすべて専用パターンになっているため部品を半田付けするだけでOKです。

□ICのI/Oはすべて、コネクタエリアに出ています。

□ユニバーサルエリアを設けてあるため、この基板だけでシステムを製作できます。


□RS232通信が出来るよう回路、部品、コネクタがついています。

□パラレル通信用にDsub25Pコネクタが付けられます。

□プログラマ用部品が付属してています。

□アセンブラ、シュミレータ等の便利なユーティリティDISK付。(DOS/V用)

ピン配列 DIP18p



《パーツリスト》


部品名	数量	シク記号	備考
専用ボード AKI-PIC	1		
CPU PIC16F84-10/P	1	U1	EEPROM内蔵10MHz動作
7805 定電圧レギュレータIC	1	5V	2930-5, 2940-5の場合あり
セラミック発振子(コンデンサ内蔵)	1	X1	10MHzセラロック
コンデンサ 10 μ F~100 μ F 0.1 μ F~1.5 μ F	1 1	C5 C6	10V以上 電解コンデンサ 表示(104~155)積層セラミックコンデンサ
18ピンICソケット	1		PIC16F84用
9V電池スナップ	1		
ADM232 (MAX232)	1	U3	相当品の場合あり
コンデンサ 0.1 μ F	5	C7~11	表示(104)
コネクタ Dサブ25P	1	J3	
Dサブ9P	1	J4	

《製作》

◇まずこの取説を一通り読んでください。


- ①ICソケットを取り付けます。ICソケットは切り欠きを基板のシルク印刷にあわせて取り付けてください。
- ②電源回路の定電圧レギュレータIC, コンデンサを取り付けます。ICの向きは、基板のシルク印刷の向きにあわせて下さい。外部から安定した4.5~5.5Vを加えられる場合は、定電圧レギュレータICの出力と、入力穴を接続して下さい。
C5コンデンサは極性がありますので基板シルク印刷の+側にあわせませす。C6コンデンサは極性はありませす。
- ③セラミック発振子X1, コンデンサ内蔵ですのでC1, 2は不要です。システムあわせてクリスタル、セラミック発振子、CR等が使用可能です。
- ④U3, C7~11を取り付けます。RXD, TXD等はお客さまのシステムに合わせてA0~B7に接続してください。
- ⑤J4のピン配置は、モデム等と同じDEC側になっています。コンピュータ等と同じDTE側(データ端末装置)で使用する場合は基板コネクタ間をクロスしてください。

《図1：部品配置図》





- U1 : PIC16F84
- U3 : ADM232
- X1 : セラミック発振子
- C5~6 : 電源用コンデンサ(0.1~33 μ F)
- C7~11 : 232用コンデンサ(0.1 μ F)
- J1 : 入出力ピンコネクタ端子
- J3 : Dsub25Pコネクタ
- J4 : Dsub9Pコネクタ

《図2：J1、J2コネクタピン配置》



《回路図》



■注意■

PIC16F84を16C84用ライターでプログラムする場合プログラムエリア、EEPROMエリアとも完全に同じように書き込みできますが、読出禁止プロテクトをONにした場合のチェックサムは、別の値になります。
読出禁止プロテクトをOFFにした場合は、まったくおなじです。

＜ I/Oコネクタピン (J1) の説明 ＞

I/Oピン	I/O	機能	ICピンNo	ICピン名称
MCL	I	マスタークリア, 外部リセット, アクティブLow	4	MCLR
VDD	P	電源5V	14	VDD
GND	P	グラウンド	5	VSS
AO	I/O	TTLレベル入力 C-MOSレベル出力	17	RAO
A1	I/O	TTLレベル入力 C-MOSレベル出力	18	RA1
A2	I/O	TTLレベル入力 C-MOSレベル出力	1	RA2
A3	I/O	TTLレベル入力 C-MOSレベル出力	2	RA3
CC	I/O	シュミットトリガ入力 オープンドレイン出力 (カウンタ用入力兼ピン)	3	RA4/T0CKI
BO	I/O	TTLレベル入力 フラッシュ出力 3ステート (外部割り込み入力)	6	RB0/INT
B1	I/O	TTLレベル入力 フラッシュ出力 3ステート	7	RB1
B2	I/O	TTLレベル入力 フラッシュ出力 3ステート	8	RB2
B3	I/O	TTLレベル入力 フラッシュ出力 3ステート	9	RB3
B4	I/O	TTLレベル入力 フラッシュ出力 3ステート	10	RB4
B5	I/O	TTLレベル入力 フラッシュ出力 3ステート	11	RB5
B6	I/O	TTLレベル入力 フラッシュ出力 3ステート	12	RB6
B7	I/O	TTLレベル入力 フラッシュ出力 3ステート	13	RB7
---	I	水晶発振端子/水晶発振入力/クロック入力	16	OSC1/CLKIN
---	O	水晶発振端子/水晶発振出力/クロック出力	15	OSC2/CKOUT

I=Input O=Output P=Power (電源, GND)

※ I/Oピンとは基板上のシルク印刷の事を指します。

※シルク印刷上ではI/Oピンが2箇所存在しますが、AKIPICプラチナキットではシルク印刷側からみて右側部分(J1)を使用します。左側部分(J2)は使用しません。

登録商標

PICはMicrochip Technology Incorporated in the U.S.A.の登録商標です。


当キットのハードウェアに関する御質問は封書か往復葉書でお願い致します。

AKIPICプラチナキットマニュアル 10MHz版 第1版 H07.03.05
 秋月電子通商 〒158 東京都世田谷区瀬田5-36-6

PICシリーズ用プリント基板 NEWタイプ


- ★ワンチップRISCライクプロセッサPICシリーズ用プリント基板が、新しく使いやすくなりました。
- ★RS232通信ができるようにAD232 (MAX232C上位コンパチ版)・コンデンサ・Dsubコネクタが付けられるようになりました。また、パラレル通信用にDsub25Pコネクタが付けられるようになりました。
- ★PICチップ・電源・I/Oコネクタは、全て専用パターンになっています。
- ★ユニバーサルエリアを設けてあるのでマイコン制御機器の開発・製作に最適です。

〈図1：部品配置図〉



- U1 : PIC16F84
- U2 : PIC16C54, 56, 71, 84
- U3 : AD232 レベルコンバータIC
- X1, X2 : 水晶振動子またはセミック発振子
- C1~C4 : 発振用コンデンサ (5~22pF)
- C5, C6 : 電源用コンデンサ (0.1~33μF)
- C7~C11 : AD232用外付コンデンサ(0.1μF)
- J1, J2 : PIC-IC 入出力ピンコネクタ26P
- J3 : パラレル用Dsub25Pコネクタ
- J4 : シリアル用Dsub9Pコネクタ

〈図2：J1, J2コネクタピン配置〉




× 1, 2がコンデンサセミック発振子の場合はC1~4は取付けません。

◆ J4のピン配置は、モデム等と同じDCE側 (回線終端装置側) になっています。コンピュータ等と同じDTE側 (データ端末装置側) でご使用になる場合は、基板-コネクタ間の配線をクロスしてご使用ください。

〈AK1プラチナキットでは次の部品が追加されます〉


U3	AD232 AAN
C7~C11	コンデンサ.1μF×5個
J3	Dsub25Pコネクタ
J4	Dsub9Pコネクタ

〈図3：シリアル部回路図〉



RS232シリアル通信のビットレート作成について

【信号例】



通信速度300～19200 (BIT/SEC)の場合の1ビットの長さ(μs)は、表1になります。

【表1 1ビットの長さ】

通信速度 (BIT/SEC)	300	600	1200	2400	4800	9600	19200
1ビットの長さ (μs)	3330	1660	833	417	208	104	52

PICシリーズで1ビットの長さをカウントして作る場合は、各クリスタルによる必要なカウント数は、表2になります。

【表2 カウント数】

通信速度 (BIT/SEC)		300	600	1200	2400	4800	9600	19200
ク リ ス タ ル	1MHz	833	417	208	104	52	26	13
	4MHz	3333	1667	833	417	208	104	52
	8MHz	6666	3333	1667	833	417	208	104
	10MHz	8333	4167	2083	1041	521	260	103

【ソフト例1】

```

MOV    RS_CUNT, #BIT_L           :10MHz 9600の場合 260÷4=65
:LOOP  NOP                       :NOPの数で調整する。
       DJNZ   RS_CUNT, :LOOP
       RET
    
```

【ソフト例2】

```

MOVLW  BIT_L                     :10MHz 9600の場合 260÷4=65
MOVFW  RS_CUNT
LOOP   NOP                       :NOPの数で調整する。
       DECFZ  RS_CUNT, 1
       GOTO   LOOP
       RET
    
```

この例以外にもRTCCを使用する方法もあります。

PIC16F84のプログラム 書込に関する参考資料

■PIC16F84はプログラム書込に関してタイミング等電気的には16C84と同じです。

コードプロテクトのビット数が違いますのでチェックサムの値は16F84と16C84で異なります。

コードプロテクトをかけなければ、まったく同じになります。

■PIC16F84ライターの特徴

☆パソコンパラレルポート（セントロニクスプリンタポート）を使用するため、簡単なソフト、ハードになります。

☆クロック、データ（送受各1）、5V制御Vpp制御の5種類の信号でできます。

☆EEPROMのプログラムエリア部、データエリア部のリード、ライト、イレースが可能です。

☆電源電圧 13.5V



PIC16F84 (C84)

PIC16C84 EEPROM Memory Programming Specification

PROGRAMMING THE PIC16C84

The PIC16C84 is programmed using one of two methods, serial or parallel. The serial mode will allow the PIC16C84 to be programmed while in the users system. This allows for increased design flexibility. The parallel mode will provide faster programming as the data is loaded into the PIC16C84 with a greater throughput. Either mode may be selected at the start of the programming process.

Hardware Requirements

The PIC16C84 requires two programmable power supplies, one for VDD (4.5V to 5.5V) and one for VPP (12V to 14V). Both supplies should have a minimum resolution of 0.25V.

Programming Mode

The programming mode for the PIC16C84 allows programming of user program memory, data memory, special locations used for ID, and the configuration fuses for the PIC16C84.

1.0 PROGRAM MODE ENTRY

TABLE 1.0 - TEST MODE SELECTION


RB7	RB6	RB5	RB4	Mode	Function
0	0	X	X	TMOD1	Program/Verify

1.1 User Program Memory Map

The user memory space extends from 0000h to 1FFFh (8K), of which 1K (0000h - 03FFh) is physically implemented. In actual implementation the on-chip user program memory is accessed by the lower 10-bits of the PC, with the upper 3-bits of the PC ignored. Therefore if the PC is greater than 3FFh, it will wrap around and address a location within the physically implemented memory. (See Figure 1.1.1).

In programming mode the program memory space extends from 0000h to 3FFFh, with the first half (0000h-1FFFh) being user program memory and the second half (2000h-3FFFh) being configuration memory. The PC will increment from 0000h to 1FFFh to 2000h to 3FFFh and wrap around to 2000h (not to 0000h). Once in configuration memory, the highest bit of the PC stays a '1', thus always pointing to the configuration memory. The only way to point to user program memory is to reset the part and reenter program/verify mode (TMOD1) as described in Section 1.2.

FIGURE A - PIN CONFIGURATION



In the configuration memory space, 2000h-200Fh are physically implemented. Locations beyond 200Fh will physically access user memory. (See figure 1.1.1).

1.2 TMOD1: Program/Verify Mode

The program/verify mode is entered by holding pins RB6 and RB7 low while raising MCLR pin from VIL to VIH (high voltage). RB5 and RB4 pins are don't care. Once in this mode the user program memory and the configuration memory can be accessed and programmed in either a serial or parallel fashion. The initial mode of operation is serial, and the memory that is accessed is the user program memory. RB6 and RB7 are schmitt trigger inputs in this mode.

The sequence that enters the device into the programming/verify mode places all other logic into the reset state (the MCLR pin was initially at VL). This means that all I/O are in the reset state (High impedance inputs).

1.2.1 SERIAL PROGRAM/VERIFY OPERATION

The RB6 pin is used as a clock input pin, and the RB7 pin is used for entering command bits and data input/output during serial operation. To input a command, the clock pin (RB6) is cycled six times. Each command bit is latched on the falling edge of the clock with the least significant bit (lsb) of the command being input first. The data on pin RB7 is required to have a minimum setup and hold time (see AC/DC specifications) with respect to the falling edge of the clock. Commands that have data associated with them (read and load) are specified to have a minimum delay of 10ns between the command and the data. After this delay, the clock pin is cycled 16 times with the first cycle being a start bit and the last cycle being a stop bit. Data is also input and output lsb first.

FIGURE 1.1.1 - PROGRAM MEMORY MAPPING





TABLE 1.2.1.1 - COMMAND MAPPING (SERIAL OPERATION)

Command	Mapping (msb ... lsb)	Data
Load Configuration	0 0 0 0 0 0	0, data (14), 0
Load Data for Program Memory	0 0 0 0 1 0	0, data (14), 0
Read Data from Program Memory	0 0 0 1 0 0	0, data (14), 0
Increment Address	0 0 0 1 1 0	
Begin Programming (Note 1)	0 0 1 0 0 0	
Enter Parallel Mode	0 0 1 0 1 0	
Load Data for Data Memory	0 0 0 0 1 1	0, data (14), 0
Read Data from Data Memory	0 0 0 1 0 1	0, data (14), 0.

Notes: 1. Programming is self-timed, hence no end programming command.

FIGURE 1.2.1.1 - PROGRAM FLOW CHART - PIC16C84 PROGRAM MEMORY



Therefore, during a read operation the lsb will be transmitted onto pin RB7 on the rising edge of the second cycle, and during a load operation the lsb will be latched on the falling edge of the second cycle. A minimum 1us delay is also specified between consecutive commands.

All commands are transmitted lsb first. Data words are also transmitted lsb first. The data is transmitted on the rising edge and latched on the falling edge of the clock. To allow for decoding of commands and reversal of data pin configuration, a time separation of at least us is required between a command and a data word (or another command).

The commands that are available are:


1.2.1.1 Load Configuration

After receiving this command, the program counter (PC) will be set to 2000 hex. By then applying 16 cycles to the clock pin, the chip will load 14-bits in as the "data word", as described above, to be programmed into the configuration memory. A description of the memory mapping schemes of the program memory for normal operation and configuration mode operation is shown in figure 1.0. After the configuration memory is entered, the only way to get back to the user program memory is to exit the program/verify test mode by taking MCLR low (Vil).

1.2.1.2 Load Data for Program Memory

After receiving this command, the chip will load in 14-bits as a "data word" when 16 cycles are applied, as described previously. A timing diagram for the load data command is shown in Figure 1.2.1.3.

FIGURE 1.2.1.2 - PROGRAM FLOW CHART - PIC16C84 CONFIGURATION MEMORY



1.2.1.3 Load Data for Data Memory

After receiving this command, the chip will load in 14-bits as a "data word" when 16 cycles are applied. However, the data memory is only 8-bits wide, and thus only the first 8-bits of data after the start bit will be programmed into the data memory. It is still necessary to cycle the clock the full 16 cycles in order to allow the internal circuitry to reset properly. The data memory contains 64 words. Only the lower 8-bits of the PC are decoded by the data memory, and therefore if the PC is greater than 3Fh, it will wrap around and address a location within the physically implemented memory.

1.2.1.4 Read Data from Program Memory

After receiving this command, the chip will transmit data bits out of the program memory (user or configuration) currently accessed starting with the second rising edge of the clock input. The RB7 pin will go into output mode on the second rising clock edge, and it will revert back to

input mode (hi-impedance) after the 16th rising edge. A timing diagram of this command is shown in Figure 1.2.1.4.

1.2.1.5 Read Data from Data Memory

After receiving this command, the chip will transmit data bits out of the data memory starting with the second rising edge of the clock input. The RB7 pin will go into output mode on the second rising edge, and it will revert back to input mode (hi-impedance) after the 16th rising edge. As previously stated, the data memory is 8-bits wide, and therefore, only the first 8-bits that are output are actual data.

1.2.1.6 Increment Address

The PC is incremented when this command is received. A timing diagram of this command is shown in Figure 1.2.1.5.

FIGURE 1.2.1.3 - LOAD DATA FOR PROGRAM MEMORY COMMAND (SERIAL PROGRAM/VERIFY)




FIGURE 1.2.1.4 - READ DATA FROM PROGRAM MEMORY COMMAND (SERIAL PROGRAM/VERIFY)





FIGURE 1.2.1.5 - INCREMENT ADDRESS COMMAND (SERIAL PROGRAM/VERIFY)



1.2.1.7 Begin Programming

A load command must be given before every begin programming command. Programming of the appropriate memory (test program memory, user program memory or data memory) will begin after this command is received and decoded. An internal timing mechanism executes an erase before write. The user must allow 10ms for programming to complete. No "end programming" command is required.

1.2.1.8 Enter Parallel Mode

After receiving this command, the chip will accept commands and supply data in a parallel fashion. After parallel mode has been entered, serial operation can only be achieved by fully exiting the program/verify mode and re-entering. See Section 1.2.2 for details.

1.2.2 PARALLEL OPERATION

After receiving the command 'Enter Parallel Mode', the circuitry will function in a parallel fashion. The function of pins RB6 and RB7 change during parallel operation, and it is also necessary to control several more pins to achieve the desired results. Since the program memory in this device is 14-bits wide and there are only 12 I/O pins, it is necessary to transfer data into and out of the chip in two data words. These high and low data words are selected based upon the value of pin RB6 (RB6 = '1': high data word). In parallel mode, both the high and low segments of data input/output are 10-bits wide, making it possible to handle up to 20-bit data words. The need for 20-bit capability is because future versions of PIC16C84 may need to read/program data words larger than 14-bit.

For each 10-bit data-segment (high or low), RB0 is the lsb and RA3 is the msb. In PIC16C84, the lower 14 bits of the total 20-bit word is actually used. The upper-six bits are don't care (see Figure 1.2.2.1). The pin RB7 also has a new function in parallel operation and that is to indicate whether a command is being input or data is being transferred (RB7 = '1' - data transfer). Commands are input on pins RB<3:0> with the lsb applied to pin RB0. The clock pin during parallel operation is the RT pin. Data is again transmitted on the rising edge and latched on the falling edge of the clock. A minimum setup and hold time of 100ns with respect to the falling edge of the clock is again required. When entering a command RB7 must be held low for a minimum of 100ns after the falling edge of the clock. The commands which are available during parallel operation are shown in Table 1.2.2.1.

1.2.2.1 Load Configuration

After receiving this command, the program counter (PC) will be set to 2000h pointing to the first location in the configuration memory. By then setting pin RB7 high and pin RB6 high, the upper 4-bits of the complete data word will be latched in on the falling edge of the RT pin. Setting pin RB6 low allows the lower 10-bits to be latched in, and then the entire data word can be programmed into the configuration memory.

Note: The data must be loaded high byte first and then low byte.

A description of the memory mapping schemes for normal operation and programming mode operation is shown in Figure 1.0. After the configuration memory is entered, the only way to get back to the user program memory is by exiting the program/verify mode.

1.2.2.2 Load Data for Program Memory

After receiving this command, the RB7 pin is set high, and the data can then be latched into the chip. A timing diagram for the load data command is shown in Figure 1.2.2.2.

1.2.2.3 Load Data for Data Memory

After receiving this command, the RB7 pin is set high, and the data can then be latched into the chip. When a 'Begin Programming' command is issued following this command, the data will be programmed into the data memory.

1.2.2.4 Read Data from Program Memory

After receiving this command, the chip will transmit data bits out of the program memory currently accessed (user or configuration) on the second rising edge of the clock input after pin RB7 has been set high. When the clock is taken high for the second time after RB7 is set high, the clock must remain high until all of the data has been read out. The high or low data words can be accessed while the clock is high by setting RB6 high or low, respectively. The pins RA<3:0>, and RB<5:0> go into output mode on the second rising clock edge, and they will revert back to input mode (hi-impedance) when the clock is set low. A timing diagram of this command is shown in Figure 1.2.2.3.

1.2.2.5 Read Data from Data Memory

After receiving this command, the chip will transmit data bits out of the currently accessed data memory location in a fashion identical to that of the read command for program memory.

1.2.2.6 Increment Address

The PC is incremented when this command is received.

FIGURE 1.2.2.1 - DATA INOUT FORMAT





FIGURE 1.2.2.2 - LOAD DATA FOR PROGRAM MEMORY COMMAND (PARALLEL PROGRAM/VERIFY)




Note: In parallel program/verify operation, the function of the DATA/COMMAND pin (RB7), RB7 = 0 during RT pin pulsing indicates a command input, whereas RB7 = 1 indicates a data input. After every command, the RB7 pin must go high (for >100ns) to initiate execution of that command. This is necessary even if back-to-back commands are being executed without any data word in between them.

TABLE 1.2.2.1 - COMMAND MAPPING (PARALLEL OPERATION)

Command	Mapping (RB<3:0>)	Data
Load Configuration	0 0 0 0	Yes
Load Data for Program Memory	0 0 1 0	Yes
Read Data from Program Memory	0 1 0 0	Yes
Increment Address	0 1 1 0	No
Begin Programming	1 0 0 0	No
Read Data from Data Memory	0 1 0 1	Yes
Load Data from Data Memory	0 0 1 1	Yes
Bulk Erase Program Memory	1 0 0 1	No
Bulk Erase Data Memory	1 0 1 1	No

READ DATA FROM PROGRAM MEMORY COMMAND
(PARALLEL PROGRAM/VERIFY)



1.2.2.7 Begin Programming

A load command must be given before every begin programming command. Programming of the selected memory (configuration memory, user program memory or data memory) will begin after this command is received and decoded. The programming time is specified to be 10ms. The OSC2 pin will go high when the programming is completed (only in parallel mode).

If the address is pointing to the test program memory (2000h - 200Fh), then both the user memory and the test memory will be erased. The configuration word will not be erased, even if the address is pointing to location 2007h.


1.2.2.8 Bulk Erase Program Memory

After this command is performed, the next program command will erase the entire program memory. The erase time is specified to be 10ms.

After this command is performed, the next program command will erase the entire data memory. The erase time is specified to be 10ms. A description of the sequence of these two commands is shown in Figure 1.2.2.4.

If the address is pointing to user memory, only the user memory will be erased.

FIGURE 1.2.2.4 - BULK ERASE DATA MEMORY AND BEGIN PROGRAMMING COMMANDS



1.3.1 AC/DC TIMING REQUIREMENTS FOR PROGRAM/VERIFY TEST MODE

AC/DC CHARACTERISTICS, POWER SUPPLY PINS		Standard Operating Conditions				
		Operating temperature 0 ≤ T _A ≤ +70°C, unless otherwise stated				
		Operating voltage 4.5V ≤ V _{DD} ≤ 5.5V, unless otherwise stated				
Characteristic	Sym	Min	Typ	Max	Units	Conditions/Comments
General						
Supply voltage during programming	V _{DDP}	4.5	5.0	5.5	V	
Supply voltage during verify	V _{DDV}	V _{DD} min.		V _{DD} max.	V	Note 1
High voltage on MCLR and RT for test-mode entry	V _{IHH}	12		14.0	V	Note 2
Supply current (from V _{DD}) during program/verify	I _{DDP}			50	mA	
Supply current from V _{IHH} (on MCLR)	I _{IHH}			1	mA	
MCLR rise time (V _{SS} to V _{IHH}) for test mode entry	t _{VHHR}			1.0	μs	
(RB6, RB7) input high level	V _{IH1}	0.8 V _{DD}			V	Schmitt trigger input
(RB6, RB7) input low level	V _{IL1}	0.2 V _{DD}			V	Schmitt trigger input
RB<7:4> setup time before MCLR↑ (test mode selection pattern setup time)	t _{set0}	100			ns	
RB<7:4> hold time after MCLR↑ (test mode selection pattern hold time)	t _{hd0}	100			ns	
Serial Program/Verify						
Data in setup time before clock↓	t _{set1}	100			ns	
Data in hold time after clock↓	t _{hd1}	100			ns	
Data input not driven to next clock input (delay required between command/data or command/command)	tdly1	1.0			μs	
Delay between clock↓ to clock↑ of next command or data	tdly2	1.0			μs	
Clock↑ to data out valid (during read data)	tdly3	80			ns	
Parallel Program/Verify						
Data in setup time before clock↓	t _{set3}	1			μs	
Data in hold time after clock↓	t _{hd3}	1			μs	
RB6 and RB7 setup time before clock↓	t _{set1}	1			μs	
RB6 and RB7 hold time after clock↓	t _{hd1}	1			μs	
RT (clock)↓ to RT (clock)↑	tdly4	2			μs	
RB7 (data/command select input) setup before RT (clock)↑	t _{set2}	1			μs	
RB7 (data/command select input) hold time after RT (clock)↓	t _{hd2}	1			μs	
RT (clock)↑ to data out valid	tdly5	1			μs	

1.3.1 AC/DC TIMING REQUIREMENTS FOR PROGRAM/VERIFY TEST MODE (Cont.)

AC/DC CHARACTERISTICS, POWER SUPPLY PINS		Standard Operating Conditions				
		Operating temperature $0 \leq T_A \leq +70^\circ\text{C}$, unless otherwise stated				
		Operating voltage $4.5\text{V} \leq V_{DD} \leq 5.5\text{V}$, unless otherwise stated				
Characteristic	Sym	Min	Typ	Max	Units	Conditions/Comments
Parallel Program/Verify (cont.)						
RB6 (hi/lo select) valid to data out valid	tdly6	100			ns	
Programming pulse width	tprog	10			ms	
Time delay from program to compare (HV discharge time)	tdis	0.5			μs	

Note 1: Program must be verified at the minimum and maximum VDD limits for the part.


Note 2: V_{MIN} must be higher than VDD + 4.5V to stay in programming/verify mode.

2.0 CONFIGURATION FUSES

The PIC16C84 has five configuration fuses, which are EEPROM bits. These fuses can be programmed (reads

'0') or left unprogrammed (reads '1') to select various device configurations.

FIGURE 2.0.1 - CONFIGURATION WORD



2.1 Embedding Configuration Fuse and ID Information in the Hex File

To allow portability of code, the programmer is required to read the fuse and ID locations from the hex file when loading the hex file. If fuse information was not present in the hex file then a simple warning message may be issued. Similarly, while saving a hex file, all fuse and ID information must be included. An option to not include this information may be provided.

Specifically for the PIC16C84, the EEPROM data memory should also be embedded in the hex file (see Section 3.0).

Microchip Technology Inc. feels strongly that this feature is important for the benefit of the end customer.

2.2 Code Protection

The code in the program memory and data in the data memory can be protected by programming the code protect fuse (CP).

When code protected, the contents of the program memory cannot be read out in a way that the program code can be reconstructed. It is also not possible to read out the contents of the data memory. In addition, it is not possible to program any memory locations (data or program) while code protection is on.

2.2.1 VERIFYING A CODE-PROTECTED PIC16C84

When code protected verifying any program memory location will read a scrambled output which looks like "000000xxxxxx" (binary) where X is 1 or 0. To verify a device after code protection, follow this procedure:

- First, program and verify a good device without code protecting it.
- Next, blow its code protection fuse and then load its contents in a file.
- Verify any code-protected PIC16C84 against this file. Date memory can not be verified after code protection.

2.3 ID Locations

Four memory locations (2000h - 2003h) are designated as ID locations where the user can store checksum or other code - identification numbers. These locations are not accessible during normal execution but are readable and writable during program/verify.

It is recommended that the user use only the lower 7-bits of the ID locations and always program the upper 7-bits as '1's.

2.2.2 DISABLING CODE-PROTECTION

It is recommended that the following procedure be performed before any other programming is attempted. It is also possible to turn code protection off (code protect fuse = 1) using this procedure; however, all data within the program memory and the data memory will be erased when this procedure is executed, and thus, the security of the data or code is not compromised.

Procedure to disable code protect:

- Execute load configuration (with a '1' in bit 4, code protect).
- Increment to fuse location (2007h)
- Execute command (0001 - RB<3-0>)
- Execute command (0111 - RB<3-0>)
- Execute 'Begin Programming'
- Wait 10ms
- Execute command (0001 - RB<3-0>)
- Execute command (0111 - RB<3-0>)

3.0 EMBEDDING DATA EEPROM CONTENTS IN HEX FILE

The programmer should be able to read data EEPROM information from a hex file and conversely (as an option) write data EEPROM contents to a hex file along with program memory information and fuse information. The 64 data memory locations are logically mapped starting at address 2100h.

4.0 PROGRAMMING ALGORITHM REQUIRES VARIABLE VDD

The PIC16C84 uses an intelligent algorithm. The algorithm calls for program verification at VDD (min.) as well as VDD (max.). Verification at VDD (min.) guarantees good "erase margin". Verification at VDD (max) guarantees good "program margin".

The actual programming must be done with VDD in the VDDP range (4.5 - 5.5V).

VDDP = Vcc range required during programming.
 VDD min. = minimum operating VDD spec for the part.
 VDD max. = maximum operating VDD spec for the part.

Programmers must verify the PIC16C84 at its specified VDD max. and VDD min. levels. Since Microchip may introduce future versions of the PIC16C84 with a broader VDD range, it is best that these levels are user selectable (defaults are ok). **Any programmer not meeting these requirements may only be classified as "prototype" or "development" programmer but not a "production" quality programmer.**



AN589

A PC-Based Development Programmer for the PIC16C84

Author: Robert Spur - Analog Design Specialist, Inc.

PROGRAMMING THE PIC16C84 MICROCONTROLLER

This application note describes the construction of a low cost serial programmer for the PIC16C84 microcontroller which is controlled using a PC with a parallel (Centronix printer) port. This programmer has the capability of programming the PIC16C84 microcontroller, and reading back internal data without removing the device from the target circuit.

This feature is very useful in applications where changes in program code or constants are necessary to compensate for other system features. For example, an embedded control system may have to compensate for variances in a mechanical actuator performance or loading. The basic program can be programmed and tested in design. The final program and control constants can be easily added later in the production phase without removing the microcontroller from the circuit.

Automatic software and performance upgrades can also be implemented with an in-system. Upon receiving new system software via disk or modem, a control processor with the included programming code could perform an in circuit reprogramming of other microcontrollers in the system.

This programmer can load program code, part configuration, and EEPROM data into the PIC16C84 part. In read back mode, it can verify all verify all data entries.

FUNCTION DESCRIPTION

The PIC16C84 microcontroller is put into programming mode by forcing a low logic level on the RB7 (pin 13) and RB6 (pin 12) while the MCLR (pin 4) is first brought low to reset the part, and then brought to the program/verify voltage of 12 to 14 volts. The MCLR pin remains at the program/verify voltage for the remainder of the programming or verification time.

After entering programming mode, RB7 is used to serially enter programming modes and data into the part. A high to low transition on RB6, the clock input, qualifies each bit of the data applied on RB7. The serial command-data format is specified in Figure 1.2.1.3 of the Microchip PIC16C84 Programming Specification (DS30189D). The first 6 bits form the command field, and the last 16 bits form the data field. Notice that the data field is composed of one zero starting bit, 14 actual data bits, and one zero stop bit. The increment address command, shown in Figure 1.2.1.5 (see PIC16C84 Data Sheet, DS30189D), is comprised of only the command field. Table 1.2.1.1 (see DS30189D) summarizes the available commands and command codes for serial programming mode.

The read mode is similar to programming mode with the exception that the data direction of RB7 is reversed after the 6-bit command to allow the requested data to be returned to the programmer. Figure 1.2.1.4 (see DS30189D) shows this sequence which starts by shifting the 6-bit command into the part. After the read command is issued, the programmer tri-states its buffer to allow the part to serially shift its internal data back to the programmer. The rising edge of RB6, the clock input, controls the data flow by sequentially shifting previously programmed or data bits from the part. The programmer qualifies this data on the falling edge of RB6. Notice that 16 clock cycles are necessary to shift out 14 data bits.

Accidental in circuit reprogramming is prevented during normal operation by the MCLR voltage which should never exceed the maximum circuit supply voltage of 6V DC and the logic levels of port bits RB7 and RB8.

After program/verification the MCLR pin is brought low to reset the target microcontroller and electrically released. The target circuit is then free to activate the MCLR signal. In the event MCLR is not forced by the target circuit, R4 (a 2K Ohm pull up resistor in the programmer) provides a high logic level on the target microcontroller which enables execution of its program independent of the programmer connection. Provisions should be made to prevent the target circuit from resetting the target microcontroller with MCLR or effecting the RB6 and RB6 during the programming process. In most cases this can be done without jumpers.

A PC-Based Development Programmer for the PIC16C84

DETAILED CIRCUIT DESCRIPTION

A logic high on PC parallel interface latch bit D4 turns on Q3 causing the MCLR pin to go low which places the target part in reset mode. The reset condition is then removed and the program/verify voltage is applied by placing a logic high on D3 and a logic low on D4 which turns off Q3 and turns on Q2 and Q1. Circuit protection of Q1 and Q3 is obtained from connecting the emitter of Q2 to latch bit D4 which prevents a simultaneous reset and program/verify voltage mode. Q2, a 2N3904, has a reverse emitter base break down voltage of 8 volts which will not be exceeded when 5 volt logic is used on the parallel interface.

The resistors R1, R2, R3, and the diode D1 provide a logic level interface to the analog circuitry. R4 provides a MCLR (master clear) pull up function during target circuit run mode. The programming voltage is supplied and adjusted by an external lab supply. This supply should have a current limit in the 100 ma range. 5 volts for U2 (LS244) is locally regulated from programming supply voltage by U1. R5 (750 ohm resistor) is connected to the regulator output to insure proper 5 volt regulation when the 13.5 volt programming voltage is applied through the pull up resistor R4.


Data and clock are connected to the part via a tri-state buffer U2. PC parallel port interface bit D0 is used for data and port bit D1 is used for clock. During programming mode both clock and data buffers are enabled by port bits D2 and D5. During read mode, the data buffer is tri-stated via D2 and the printer data acknowledge signal line is used to receive verification data from the part.

After program/verification mode both the data and clock lines are tri-stated via D2 and D5 allowing the these lines to be used by the target circuit. This allows the programmer to remain physically, but not electrically connected to the target system.

An optional 5 volt line was included in the 3-foot programming interconnect cable for convenience. Short interconnection leads and good grounding are always good construction practice.

To meet the programming verification specification, the target part's supply voltage should be first set to the maximum specified supply voltage and a program/data read back should be performed. This process is then repeated at the lowest specified supply voltage.

FIGURE 1: PROGRAMMER SCHEMATIC



A PC-Based Development Programmer for the PIC16C84

SOFTWARE DESCRIPTION

The listed code provides a hardware-software interface to a standard PC parallel (Centronix) interface port. The code can be adapted to a microprocessor parallel interface port by substituting an output command for the "biosprint" command.

Control software can transfer the PIC16C84 program, configuration bits, and EEPROM data from a standard PROM interface file into the target system by reading the file and calling the function in Figure 2 using the appropriate command name in the definition table, and the data to be programmed. The command names are repeated here for reference.

LOAD_CONFIG Sets PIC16C84 data pointer to configuration.

LOAD_DATA Loads, but does not program, data.

READ_DATA Reads data at current pointer location.

INC_ADDR Increments PIC16C84 data pointer.

BEGIN_PROG Programs data at current data pointer location.

PARALLEL_MODE Puts PIC16C84 into parallel mode. (not used)

LOAD_DATA_DM Loads EEPROM data.

READ_DATA_DM Reads EEPROM data.

Function "int ser_pic16c84(<command>,<data [or 0]>)" is called to perform command. Function returns internal data after read commands.

Do not forget to initiate the programming mode before programming, increment the addresses after each byte is programmed, and put the programmer in run mode after programming.

Designed by: Analog Design Specialist, Inc.
P.O. Box 26-0846
Littleton, CO 80126

EXAMPLE 1: PUT TARGET SYSTEM INTO PROGRAM MODE.

```
.. program code..
ser_pic16c84(PROGRAM_MODE,0);
.. program code..
```

EXAMPLE 2: READ DATA FROM THE TARGET SYSTEM

```
.. program code..
data = ser_pic16c84(READ_DATA,0); // read data
// transfers data from target part to variable "data".
.. more program code ..
```

EXAMPLE 3: PROGRAM DATA INTO THE TARGET SYSTEM

```
.. program code..
ser_pic16c84(LOAD_DATA,data); // load data into target
ser_pic16c84(BEGIN_PROG,0); // program loaded data
ser_pic16c84(INC_ADDR,0); // increment to next address
// transfers data from program variable "data" to target
part.
.. more program code ..
```

EXAMPLE 4: PUT TARGET SYSTEM INTO RUN MODE

```
.. program code..
ser_pic16c84(RUN,0);
```

```
***** FIGURE #2 *****
/**
/** SERIAL PROGRAMMING ROUTINE FOR THE PIC16C84 MICROCONTROLLER **
/**
/** Analog Design Specialists **
/** *****
//FUNCTION PROTOTYPE: int ser_pic16c84(int cmd, int data)
// cmd: LOAD_CONFIG -> part configuration bits
// LOAD_DATA -> program data, write
// READ_DATA -> program data, read
// INC_ADDR -> increment to the next address (routine does not auto increment)
// BEGIN_PROG -> program a previously loaded program code or data
// LOAD_DATA_DM -> load EEPROM data registers (BEGIN_PROG must follow)
// READ_DATA_DM -> read EEPROM data
//
// data: 1) 14 bits of program data or
// 2) 8 bits of EEPROM data (least significant 8 bits of int)
//
// Additional programmer commands (not part of PIC16C84 programming codes)
//
// cmd: RESET -> provides 1 ms reset pulse to target system
// PROGRAM_MODE -> initializes PIC16C84 for programming
// RUN -> disconnects programmer from target system
//
// function returns:1) 14 or 8 bits read back data for read commands
// 2) zero for write data commands
// 3) PIC_PROG_ERROR = -1 for programming function errors
// 4) PROGRAM_ERROR = -2 for programmer function errors

#include <bios.h>

#define LOAD_CONFIG 0
#define LOAD_DATA 2
#define READ_DATA 4
#define INC_ADDR 6
#define BEGIN_PROG 8
#define PARALLEL_MODE 10 // not used
#define LOAD_DATA_DM 3
#define READ_DATA_DM 5
#define MAX_PIC_CMD 63 // division between pic and programmer commands

#define RESET 64 // external reset command, not needed for programming
#define PROGRAM_MODE 65 // initialize program mode
#define RUN 66 // electrically disconnect programmer

#define PIC_PROG_ERROR -1
#define PROGRAM_ERROR -2

#define PTR 0 // use device #0

// parallel port bits
// d0: data output to part to be programmed
// d1: programming clock
// d2: data direction, 0 = enable tri state buf -> send data to part
// d3: Vpp control 1 = turn on Vpp
// d4: ~MCLR =0, 1 = reset device with MCLR line
// d5: clock line tri state control, 0 = enable clock line

int ser_pic16c84(int cmd, int data) // custom interface for pic 16c84
{
int i, a_cmd;

if(cmd <=MAX_PIC_CMD) // all programming modes
{
biosprint(0,0,PTR); // set bits 001000, output mode, clock & data low
```

```

s_cmd = cmd; // retain command "cmd"
for (i=0;i<6;i++) // output 6 bits of command
{
    biosprint(0,(s_cmd&0x1) +2*8,PTR); // set bits 001010, clock hi
    biosprint(0,(s_cmd&0x1) +8,PTR); // set bits 001000, clock low
    s_cmd >>=1;
}

if((cmd ==INC_ADDR)|| (cmd ==PARALLEL_MODE) // command only, no data cycle
return 0;

else if(cmd ==BEGIN_PROG) // program command only, no data cycle
{
    delay(10); // 10 ms PIC programming time
    return 0;
}

else if((cmd ==LOAD_DATA)|| (cmd ==LOAD_DATA_DM)|| (cmd ==LOAD_CONFIG)) // output 14 bits of
data
{
    for (i=200;i;i-); // delay between command & data
    biosprint(0,2*8,PTR); // set bits 001010, clock hi; leading bit
    biosprint(0, 8,PTR); // set bits 001000, clock low

    for (i=0;i<14;i++) // 14 data bits, lsb first
    {
        biosprint(0,(data&0x1) +2*8,PTR); // set bits 001010, clock hi
        biosprint(0,(data&0x1) +8,PTR); // set bits 001000, clock low
        data >>=1;
    }
    biosprint(0,2*8,PTR); // set bits 001010, clock hi; trailing bit
}

// ***** Analog Design Specialists *****

biosprint(0, 8,PTR); // set bits 001000, clock low

return 0;
}

else if((cmd ==READ_DATA)|| (cmd ==READ_DATA_DM)) //read 14 bits from part, lsb first
{
    biosprint(0, 4*8,PTR); // set bits 001100, clock low, tri state data
    // buffer
    for (i=200;i;i-); // delay between command & data
    biosprint(0,2*4*8,PTR); // set bits 001110, clock hi, leading bit
    biosprint(0, 4*8,PTR); // set bits 001100, clock low

    data =0;
    for (i=0;i<14;i++) // input 14 bits of data, lsb first
    {
        data >>=1; // shift data for next input bit
        biosprint(0,2*4*8,PTR); // set bits 001110, clock hi
        biosprint(0, 4*8,PTR); // set bits 001100, clock low
        if(! (biosprint(2,0,0)&0x40)) data += 0x2000; //use printer acknowledge line for input,
        // data lsb first
    }
    biosprint(0,2*4*8,PTR); // set bits 001110, clock hi, trailing bit
    biosprint(0, 4*8,PTR); // set bits 001100, clock low
    return data;
}

else return PIC_PROG_ERROR; // programmer error
}

else if(cmd == RESET) // reset device
{
    biosprint(0,32+16*4,PTR); // set bits 110100, MCLR = low (reset
    // PIC16C84), programmer not connected
}

```


A PC-Based Development Programmer for the PIC16C84

登録商標

PICはMicrochip Technology Incorporated in the U.S.A.の登録商標です。

Microchipのロゴおよび名称はMicrochip Technology Incorporatedの登録商標です。

FIGURE 1: PROGRAMMER SCHEMATIC



<参考回路図>


☆ほとんどの部品が汎用品で代用可能です。

- LM340-5 7805
- 2N3904 2SC1815
- 2N3906 2SA1015
- 1N4148 1S1588

Dice Game

sign rolls two digital dice as part of a game. The I used to wake up the PIC18C54 microcontroller in the dice roll. The speaker makes some sound as the dice is rolling. After the dice stop rolling, it is displayed for a while, the LEDs are turned off, processor goes back to sleep. Because of the 254's low current during sleep, no power switch is used to turn it off. If designed using TTL, eight chips are required just to run the die (no sound). The will fit in one PLD but a clock would still be d, no sound, and no sleep mode. If battery d, it would have to be turned off when not in use. sign features a unique reset circuit that will send a short reset pulse no matter how long reset is.


AUTHOR: David Beecher
Kilmer, WA



Serial Controlled LCD Module

Serial LCD modules have a slow parallel interface to connect to the computer's data bus, yet need to be generated to support the display. This computer slow and requires additional hardware most computer systems have serial interface. This design uses a PIC18C54 controller to convert the parallel display to a serial interface. Serial data enters directly into PIC18C54 microcontroller. The internal clamp of the PIC18C54 and the external resistor allow levels to be used with no problem. Most displays require little power. With the PIC18C54's low power option, this circuit could steal power directly from the port to operate. The dip switches control baud rate is not a concern, the pins could be hooked display module to run it in 8-bit mode rather than shown.


AUTHOR: David Beecher
Kilmer, WA



Radio Control Aircraft

This design implements a low cost, versatile airborne control mixer for radio control model aircraft. Four modes are provided including one and two way steering, rate selection, and exponential control. In the past, these advanced features were available only by investing in a computer radio costing several hundreds of dollars. By running the PIC18C54 at 30 MHz, a resolution of ≈ 100 parts can be realized which translates to less than 1/2 degree of the servo output arm. Target price for this unit is \$39.95 list. Street price could be as low as \$30.00 or about the price of a standard servo. At these prices, the designer can afford to have a unit installed in each of several aircraft.

AUTHOR: Edward F. Casse
Aowyer, GA




Stepper Motor Controller

A PIC18C54-based stepper motor controller accepts a serial position command. Designed to interface with 6-wire and 8-wire motors. In half and full step driving modes. Simple MOSFET driver steps driver motor directly from DC supply, and 5V only operation is possible. Fifteen parts are required, including motor.

AUTHOR: Christopher L. Esty
Irwin, PA

STEPPER MOTOR DRIVER




See V_{DR} for correspond to stepper max. winding voltage. If V_{DR} = V_{CC}, decouple generously. See MOS1 - 4 for its winding current, typical choice is 1PP540.

Emulating a Personal Computer (PC) with PIC16C55

I produce and sell an IBM[®] personal computer (PC) interface card. To make the unit, I needed to dig along a complete PC, something that is important. Now I use a PIC16C55 microcontroller to emulate a PC. When the PIC16C55 detects a switch closed, it drives the PC bus signals as if a PC was controlling the interface. The PC emulator is great for debugging units on the bench, too. You avoid the wear and tear on the PC from powering it up and down, as well as saving time waiting for it to boot. Essentially, this design replaces a \$1500 PC with a \$5 PIC16C55 and comes in a more portable package! The submitted program is of course specific to my application, but could be modified to control other PC V_F cards. This could be used in stand-alone systems with low cost PC V_F cards where a PC host wouldn't be cost effective.

AUTHOR: Gary C. Sussler
Stinger, WI

USING A PIC16C55 TO CONTROL A PC INTERFACE CARD




Eight Channel Logic Analyzer

Real time display of eight TTL lines on any standard scope - an Eight Channel Logic Analyzer. Design converts digital inputs to sine domain using a PIC1617 microcontroller, a simple 1:2-4 resistor ladder D/A converter and a scope's sweep.

AUTHOR: Jerry Farmer
Mytek Development Co.
Lakewood, CO

Use .5 volt/division on the scopes vertical sensitivity with DC coupling. Use trace sweep control to separate the eight channels on the display. Adjust the Pulse Amplitude control to effect amplitude of all signals.

EIGHT CHANNEL LOGIC ANALYZER



* Copy circuit for sixteen TTL Logic Inputs on Dual Scopes.

Personal Computer (PC) Link


PC: This is a link from a personal computer (PC) world of PIC16CXX. It uses the PC's printer port, in our present days of network printer sharing, write an often times unused. The PC usually a printer connects as LPT, hence the name. In this connection has to do with the fact PC's printer port is not a complete parallel port, less 8 bits in one direction and only a few status bits.

and 90 percent of this effort was figuring out to PIC16CXX microcontroller side of the link. I was disappointed when I realized that

Microchip's Application Note AN518 was only good for point-to-point IC. To really make PIC16CXX talk to an IC "BUS", an extra open-collector chip and two additional PIC16CXX pins are required. Wandering to connect previous pins, I designed a two pin, 3-wire protocol (two signals plus ground) which better suits the natural abilities of PIC16CXX.

AUTHOR: Frank Harvey
Davis, CA

PIC[®] HARDWARE SCHEMATIC




Read Data, D7 enables as PIC-WRT when PC_BUSY and PIC_BUSY are not TRUE
Note that the 4-bit data to the PC is NOT just the upper 4 bits of a byte!
D8 was clipped to avoid interfering with a pin which could cause interrupts in the PC.

Speed Control for Welding Transformer

for a Spot-Welding Transformer. Resets set in threshold switches and send the proper by phase control.

AUTHOR: Ruben De La Pava
Merterrey, N.L. Mexico




Digital Oscilloscope

This application is a digital oscilloscope that connects to the parallel port of a personal computer (PC). The display then shows the information from 8 μs samples at 200 KHz and provides 3dB response at 80 KHz. When triggered, the PIC16C86 reads the A/D converter every 5 ns and accumulates the minimum and maximum values in each sample period. These are then written to 2K x 8 FIFO which is read by the PC. The PC then takes each minimum/maximum pair and draws a vertical line between these values at each horizontal position. In other words, a 10 ns sweep that displays on one-half of a VGA screen would require 320

minimum/maximum pairs per .01 second (31 μs per pair). The display then shows the information from 8 μs sampling as well as it can be displayed at 31 μs per horizontal pixel. This provides maximum resolution in a simple oscilloscope display. The circuit has two triggers: one internal or external, one AC or level. It also has adjustable gain and offset to handle 0.1 volts to 25 volts full scale.

AUTHOR: Ben Allgor
Fair Fax, MI

PARALLEL PORT OSCILLOSCOPE




Serial Communication Switch

This design enables a serial port to be connected to four serial devices with the ability to be electronically switched. The four buttons select which port to use. Button 1 also functions as a reset in case of lockup. Because of the PIC16C84 low current, power to run this circuit can be derived from the serial lines. Analog switches are used to switch the lines - they are low cost and use very little power. Some of the incoming signals can be input into the PIC16C84 for checking port activity. These inputs

can signal the user of data by blinking the selected port LED. The reset circuit is unique as it only supplies a short reset pulse no matter how long the reset button is pressed.

AUTHOR: David Beecher
Kirkland, WA





Dual RS-232 Port Multiplexer

This entry is a design (hardware and firmware) for a dual RS-232 port multiplexer. Each multiplexer contains two 3-wire asynchronous communication channels. The channels can be run at a rate of up to 9600 BPS using a 18.8800 MHz processor. Both channels can run full duplex and at independent rates. Two multiplexers connect together using a 4-wire RS-232 interface and normally provide communications between channel 1 on each unit and channel 2 on each unit. The destination of data received by the multiplexer on each RS-232

channel can be set to any of the other three ports in system via a hexabyte sequence. There are two LE provided which indicate RS-232 activity and that the multiplexers are communicating.

AUTHOR: Bill Parker
Cocoa, FL

DUAL PORT MULTIPLEXER SYSTEM BLOCK DIAGRAM



PICシリーズ応用回路例です。16C84でも使用可能なものもあります。

PIC16F84

PIC16F84は、84シリーズの最新版で、SRAM（汎用レジスタ）が68×8ビットに強化されています。

その他は、16C84と同じです。また、ライターも同じように使用できます。

8-Bit CMOS EEPROMマイクロコントローラ

特長

RISC-likeな高性能CPU

- 覚える必要があるのは35個のシングルワード命令のみ
- 2サイクルのプログラム分岐を除いて、全てシングルサイクル(400ns)
- 動作スピード: DC-10MHzクロック入力
DC-400ns 命令サイクル
- 14ビット幅の命令
- 8ビット幅のデータバス
- 1024×14ビットの内蔵EEPROMプログラムメモリ
- 68×8ビットの汎用レジスタ(SRAM)
- 15個の特殊用途ハードウェアレジスタ
- 64×8ビットEEPROMデータメモリ
- 8レベルのハードウェアスタック
- ダイレクト(直接)、インダイレクト(間接)、リラティブ(相対)の各アドレスモード
- 4個の割り込み要因:
 - 外部 INT ピン
 - TMR0タイマオーバーフロー時の割り込み
 - PORTB<7:4> 信号変化時の割り込み
 - データEEPROMライト終了時の割り込み
- 1,000,000回のERASE/WRITE サイクル (標準)
- データ保持期間40年以上


周辺回路の特長

- 個別に入出力制御ができる、13本のI/Oピン
- LEDを直接駆動できる、大シンク/ソース電流
 - 各ピンの最大シンク電流25mA
 - 各ピンの最大ソース電流20mA
- TMR0: 8ビットのリアルタイム・クロック カウンタ (8ビットのプログラマブル・プリスケアラ付き)

マイクロコントローラの特長

- パワーオンリセット
- パワーアップタイマ
- オシレータスタートアップタイマ
- 確実な動作のために専用のRCオシレータを内蔵した、ウォッチドッグタイマ(WDT)
- コードプロテクションのための、セキュリティEEPROMヒューズ
- 消費電力を節約するSLEEPモード
- ユーザが選択できるオシレータオプション:
 - RCオシレータ: RC
 - クリスタル/セラミック共振: XT
 - 高周波クリスタル/セラミック共振: HS
 - 消費電力を節約する低周波クリスタル: LP
- 2本ピンを使ったEEPROMプログラムおよびデータメモリのシリアル・イン・システムプログラミング(ISP)

図A ビン配置



CMOSテクノロジー

- 高速、低消費電力CMOS EEPROMテクノロジー
- 完全スタティック設計
- 余裕の動作電圧範囲
 - 商用: 2.0V - 6.0V
 - 工業用: 2.0V - 6.0V
- 低消費電力
 - 2mA @ 5V, 4MHz
 - 60µA平均 @ 2V, 32KHz
 - 25µA平均スタンバイ電流 @ 2V

概要


PIC16C84は高性能、低価格、CMOS、完全スタティック、8ビットセキュリティのマイクロコントローラで、1Kx14のEEPROMプログラムメモリと64バイトのEEPROMデータメモリを内蔵しています。このマイクロコントローラは、高性能を誇るPIC16CXXファミリの2番目の製品です (PIC16C5X製品をご使用中のユーザは付録Aのリストをご覧ください)。

新しいPIC16C84は、プログラム分岐以外のすべての命令をシングルワード (14ビット幅) とし、各命令をシングルサイクル (10MHzで400ns) で実行することによって高性能を実現しています。プログラム分岐には2サイクル (800ns) が必須です。

PIC16C84には4個の割り込み要因と8レベルのハードウェアスタックがあります。

周辺回路には8ビットプリスケアラ付8ビットタイマ/カウンタ (16bitタイマとして使用可能)、13本の双方向I/Oピンがあります。大駆動電流 (最大シンク電流25mA、最大ソース電流20mA) を持つI/Oピンによって、外部駆動回路が必要なくシステムコストを節約できます。

PIC16C84製品にはアセンブラ、インサーキット・エミュレータ、量産用プログラマが用意されています。すべてのツールはIBM PC®とその互換機でサポートされています。



1.0 はじめに

PIC16C84は、低価格、高性能、CMOS、完全スタティック、EEPROMベースの8ビットマイクロコントローラです。EEPROMプログラムメモリは、コード開発だけでなく、完全生産用のワン・タイム・プログラマブルメモリとしても使用できるように設計されています。このプログラムメモリはコード実行中には更新できません。しかし、わずか2つのピンを使用するだけでデータの逐次入出力を可能とする特殊な「インシステムプログラミング」機能が用意されていますから、ユーザはシステムに埋め込まれているPIC16C84のプログラムコードを更新することができます。EEPROMデータメモリ(64バイト)のリードとライトは、全V_{DD}範囲(2.0V-6.0V)で、実行できます。

PIC16C84は最新のRISCに似たアーキテクチャを採用しています。35個の縮小命令セット、シングルワードの命令語(14ビット幅)、シングルサイクルの命令実行(プログラム分岐だけは2サイクル)、命令のパイプライン実行、大きなレジスタセット、命令用とデータ用のそれぞれ独立したメモリ(ハワードアーキテクチャ)構成など、革新的なアーキテクチャの採用により、PIC16C84は非常に高い性能を実現することができました。同クラスの他の8ビットマイクロコントローラと比べて、PIC16C84はレコード圧縮で2:1、スピードで4:1の性能向上を実現しています。

PIC16C84は外部部品を少なくしシステムコストを押さえ、システムの信頼性を高め電力消費を少なくするなどの特長を備えています。4種類のオシレータオプションがあり、1本のピンによるRCオシレータによって低価格の設計ができ、LPオシレータによって消費電力を押さえることができます。SLEEP(パワーダウン)モードによってさらに消費電力を押さえることができます。外部割り込みリセットによってSLEEPモードからチップを動作状態に戻すことができます。専用のRCオシレータ内蔵の高信頼性のウォッチドッグタイマによって、ソフトウェアの誤動作に対して保護することができます。

1.1 PIC16C5Xとの互換性

マイクロコントローラのPIC16C5Xファミリをご存じの方は、これがPIC16C5Xアーキテクチャの改良版であることをご理解いただけると思います。詳細については付録Aの改良点の一覧を参照してください。PIC16C5X用に書かれたコードはPIC16C84に簡単に移植できます(付録B参照)。

1.2 アプリケーション

PIC16C84は高速度動作、機器のコントロールから、小電力リモートセンサ、電子錠、保安機器までのアプリケーション範囲に利用できます。また、PIC16C84はスマート・カードやRFタグ用のマイクロコントローラとしても理想的です。EEPROMテクノロジーによってアプリケーションプログラム(トランスマットコード、モータースピード、レシーバ周波数など)のカスタマイズが短期間に最適にできます。スルーホールや表面実装用の小型端子パッケージを使用することによって、占有面積に制限のあるアプリケーションすべてに対してこのマイクロコントローラシリーズが最適です。低価格、低消費電力、高性能、使いやすさ、I/Oのフレキシビリティに

よってPIC16C84は今まで検討されていてまだマイクロプロセッサが使われていない分野(タイマ機能、大型システムの周辺ロジック、コプロセッサのアプリケーションなど)にも大いに機能を発揮できます。

さらに、PIC16C84のインシステムプログラミング機能(2つのピンを使ってデータ転送を行います)を利用すれば、組立てや試験が完了した後に製品をカスタマイズすることができます。

この機能を利用すると、製品をシリアル化したり、最終試験実施後にしか入手できない校正データを保存したり、完成品のファームウェアをアップグレードしたりすることができます。

2.0 PIC16C84 デバイス構成

いろいろな周波数範囲、パッケージオプションがあります。アプリケーションと量産の必要に応じて、このセクションの説明と表を使って適当なデバイスオプションを選択できます。ご注文の際は、このデータシートの最後のページにあるPIC16C84製品番号指定表を使って正しい製品番号をご指定ください。

2.1 クイックターンアラウンドプロダクション(QTP) デバイス

Microchip社では工場での量産用QTPプログラムサービスのご注文をお受けいたします。このサービスはデバイスの大量の書き込み負担を軽減する事を目的とし、しかもそのコードパターンが安定したものになったユーザに対して用意されています。工場で、EEPROMプログラムメモリにすべてのロケーションとヒューズオプションをプログラムした上でお手元にお届けします。量産出荷が行われる前に実際のコードとプロトタイプの確認を行います。詳細についてはMicrochip Technologyの販売店にお問い合わせください。

2.2 シリアルクイックターンアラウンドプロダクション(SQTP) デバイス

Microchip社は、各デバイス中の少数のロケーションに他と異なるシリアル番号をプログラムするというユニークなプログラミング・サービスを行っています。割り当てる番号は、ランダム番号、疑似ランダム番号、順次番号のどれでもかまいません。

シリアル・プログラミングでは、エントリコード、パスワード、または、ID番号として使用できる一意の番号を各デバイスに割り当てることができます。

3.0 アーキテクチャの概要

PIC16C84 は一般的な RISC タイプマイクロプロセッサの設計思想に見られる多くの特徴を採用しています。まず、PIC16C84 はハーバードアーキテクチャを採用しており、それは、プログラムとデータがそれぞれ別のメモリからアクセスされるようになっていました。これによってプログラムとデータが同じメモリからアクセスされるフォンノイマンアーキテクチャよりも実行周期が改善されています。別々のプログラムとデータメモリによってさらに8ビット幅のデータワードと違う幅の命令を持つことができます。PIC16C84 ではオペコードが14ビット幅ですべてシングルワード命令としてもつことができます。14ビット幅のプログラムメモリから14ビット命令をバスにアクセスし、シングルサイクルでそれをフェッチします。2段のパイプラインによって命令のフェッチと実行を同時に行います。したがって、プログラムの分岐を除いたすべての命令(35個)がシングルサイクルで実行されます。

PIC16C84は内蔵されている1Kx14のプログラムメモリスペースをアドレス指定します。プログラムの実行は内部のみです(マイクロコントローラモード)。

PIC16C84 は48個のレジスタファイルまたはデータメモリを直接、または間接的にアドレス指定できます。プログラムカウンタを含むすべての特殊用途レジスタはデータメモリ内に配置されます。


命令セットは非常に直交的(対称的)な構成になっており、この結果、アドレス指定モードやレジスタの種類に係わらず、任意のアドレス指定モードで任意のレジスタから任意の動作を実行することができます。このように命令セットの構成が対称的で、しかも“特定の最悪条件”に囚われないため、PIC16C84を使ったプログラミングが簡単にしかも効果的に行え、そのうえ学習効果がさらによくくなります。

3.1 PIC16C84 ピン信号の説明

・ピン名称	ピンタイプ	ピン機能	
		通常動作	シリアルインシステムプログラミング (ISP) モード
VDD	P	電源	電源
VSS	P	グラウンド	グラウンド
OSC1/CLKIN	I	クロック入力/オシレータ接続	-
OSC2/CLKOUT	VO	オシレータ接続/CLKOUT出力 ICオシレータモードではCLKOUT、その他のモードではオシレータ接続	-
MCLR/Vpp	VP	マスタクリア(外部リセット)入力。アクティブロー	マスタクリア。高電圧 (V _{pp}) 印加でプログラミングモードへ。
RA4/T0CKI	VO	オープンドレイン出力/入力ピン。TMR0タイマ/カウンタへのクロック入力;シュミットトリガ入力バッファ	-
RA0	VO	双方向VOピン。TTL入力レベル	-
RA1	VO	双方向VOピン。TTL入力レベル	-
RA2	VO	双方向VOピン。TTL入力レベル	-
RA3	VO	双方向VOピン。TTL入力レベル	-
RB0/INT	VO	双方向VOピン/外部誘込み入力。TTL入力レベル	-
RB1	VO	双方向VOピン。TTL入力レベル	-
RB2	VO	双方向VOピン。TTL入力レベル	-
RB3	VO	双方向VOピン。TTL入力レベル	-
RB4	VO	双方向VOピン。TTL入力レベル	-
RB5	VO	双方向VOピン。TTL入力レベル	-
RB6	VO	双方向VOピン。TTL入力レベル	クロック入力
RB7	VO	双方向VOピン。TTL入力レベル	クロック入力/出力

説明: I = 入力、O = 出力、VO = 入力/出力、P = 電源、- = 未使用。

図 3.2.1 クロック/命令サイクル



3.2 クロック波形/命令サイクル

クロック入力(OSC1ピンから)は内部で4分周され、Q1、Q2、Q3、Q4と呼ばれる4個のオーバーラップしない矩形波クロックを出力します。内部で、PCがQ1毎にインクリメントされ、命令がプログラムメモリからフェッチされQ4で命令レジスタにラッチされます。クロックと命令の実行フローを図3.2.1に示します。

PIC16C84は、ユーザのアプリケーションによってプログラムメモリが頻繁に更新されるような用途には適しません。

プログラムメモリは2つのデータ・クロックピンを使って逐次的にプログラムすることができ(6.0節参照)、これを行うとインシステムプログラミング(ISP)が可能になります。インシステムプログラミングを利用すると、最終試験中にシステムをカスタマイズしたり、現場でシステムをアップグレードしたりすることができます。


3.3 命令のフロー/パイプライン動作

命令サイクルはQ1、Q2、Q3、Q4でできています。命令のフェッチと実行サイクルはフェッチに1命令サイクル、デコードと実行にはほかの命令サイクルがかかるようにパイプライン方式で行われます。しかしパイプライン方式によって、それぞれの命令は効率よく1サイクルで実行します。もし命令によってプログラムカウンタが変化した場合(GOTOなど)は、その命令を完全に実行するためには2サイクルが必要です。

フェッチサイクルはQ1でプログラムカウンタ(PC)のインクリメントと同時に始まります。

フェッチされた命令は命令レジスタ(IR)にラッチされて、Q2、Q3、Q4の間にデコードされ実行されます。データメモリに対してはQ2の間リードが行われ(オペランドリード)、Q4の間ライトが行われます(ディスティネーションライト)。

図 3.4.1 プログラムメモリマップとスタック



3.4 プログラムメモリ構成


PIC16C84には8K×14のプログラムスペースをアドレス指定できる13ビット幅のプログラムカウンタがあります。(図3.4.1)最初の幅の1K×14(0000h-03FFh)のみ物理的に設定されています。3FFh以上のロケーションをアクセスするとその最初の1K×14のスペース内で循環することになります。リセットベクタは0000hに、割り込みベクタは0004hにあります。

PIC16C84のEEPROMプログラムメモリは、イレース・ライトサイクルが可能な設定になっています。プログラムメモリをプログラムしたいときには、まずMCLRピンをハイに上げて特殊モードをオンにしてください(プログラミングの仕様については6.0章をご覧ください)。また、プログラミング中は、VDDを4.5Vから5.5Vに保つ必要があります。

3.5 プログラムカウンタモジュール

プログラムカウンタ(PC)は13ビット幅です。その下位バイト、PCLはリード、ライト可能なレジスタです。PCの上位バイト、PCHは直接リード、ライトできません。PCの上位バイトはPCLATH(0Ah)を通してライトされます。CALL、GOTOまたはPCLへのライトの間にPCに新しい値がロードされたときは、図3.5.1に示すようにPCLATHからPCの上位ビットにロードされます。

図 3.5.1 異なった条件でのロードPC



3.6 スタック

PIC16C84には8レベル×13ビット幅のハードウェアスタックがあります。スタックのスペースはプログラムあるいはデータスペースの一部ではなくスタックポインタはリード、ライトはできません。PCはCALL命令が実行されたとき、または割込みが認識されたとき、スタックにプッシュされます。そのスタックはRETURN、RETLW、RETFIE命令の実行されたときポップされます。PCLATH(0Ah)はプッシュあるいはポップ動作で影響を受けません。

3.7 レジスタファイル構成

PIC16C84のレジスタファイルは128×8で構成されており、ファイルセレクトレジスタFSRを通して直接または間接にアクセスされ、データメモリとしても参照されます。STATUSレジスタにレジスタファイルのページセレクトビットがあり、4ページまで選択できます。しかし、PIC16C84のデータメモリは2Fhまでしか内蔵していません。最初の12ロケーションは特殊用途レジスタを配置するのに使われます。ロケーション0Ch-2FhはスタティックRAMで実現されている汎用レジスタです。複数の特殊用途レジスタはページ1に配置されます。ページ1の時に、ロケーション8Ch-AFhをアクセスするとページ0のRAMをアクセスすることになります(図3.7.1)。

図 3.7.1 レジスタファイルマップ

File Address	Indirect addr. ⁽¹⁾	Indirect addr. ⁽¹⁾	File Address
00h			80h
01h	TMR0	OPTION	81h
02h	PCL	PCL	82h
03h	STATUS	STATUS	83h
04h	FSR	FSR	84h
05h	PORTA	TRISA	85h
06h	PORTB	TRISB	86h
07h			87h
08h	EEDATA	EECON1	88h
09h	EEADR	EECON2 ⁽¹⁾	89h
0Ah	PCLATH	PCLATH	8Ah
0Bh	INTCON	INTCON	8Bh
0Ch			8Ch
2Fh ⁽²⁾	36 / 68 General Purpose registers (SRAM)	Mapped (accesses in Bank 0)	AFh ⁽²⁾
30h ⁽²⁾			B0h ⁽²⁾
4Fh ⁽²⁾			CFh ⁽²⁾
50h ⁽²⁾			D0h ⁽²⁾
7Fh			FFh

Bank 0 Bank 1

Unimplemented data memory location; read as '0'.

Note 1: Not a physical register.
 Note 2: The address depends on the device used. Devices with 36 bytes end at 2Fh, devices with 68 bytes end at 4Fh.

3.7.1 レジスタファイルのアドレス指定モード

レジスタファイルに対しては、直接的または間接的なアドレス指定が可能です。どちらのモードでも、最大512個のレジスタロケーションにアドレスを指定できます。

直接アドレス指定モード: 図3.7.1.1に示す通り、OPCODEからの直接アドレス7ビットとステータスレジスタからの2ビット(RP1, RPO)を連結させることによって、有効な9ビットの直接アドレスを作成することができます。

間接アドレス指定モード: 上記の他に、ファイルアドレス00h (INDF)を使用して間接的にアドレスを指定することもできます。ファイルレジスタとしてINDFを使用したすべての命令は、実際には、ファイルセレクトレジスタ (FSR) が指示するファイルをアクセスすることになります。INDF自体を間接的にリードすると00hが読み出されます。INDFに間接的なライトを実行しても、(ステータスビットが変化する場合) 書き込みは行われません。FSRレジスタの8ビットとステータスレジスタのIRPビットを連結させることによって、有効な9ビットのアドレスを作成することができます。

特殊機能をもつレジスタの中にはページ1にマップされているものがあります。したがって、RPOビットをセットしてこれらをアドレス指定する必要があります。RP1ビットとIRPビットは実質的には使用されません。

使いやすさを考えて、汎用レジスタはページ0とページ1の両方にマップしてあります。

PIC16C84

FIGURE 4-7: DIRECT/INDIRECT ADDRESSING




図 3.7.1.2 レジスタファイルの概要 (PIC16C84)

ファイル名	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	電源リセット時の値
Page 0:									
00 INDO	FSRの内容を使ってデータメモリをアドレス (物理的レジスタではありません)								00000000
01 TMR0	8ビットのリアルタイムクロックカウンタ								XXXXXX
02 PCL	PCの下位8ビット								00000000
03 STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	00011XXX
04 FSR	間接データメモリ、アドレスポインタ0								XXXXXX
05 PORTA	-	-	-	RA4/RT	RA3	RA2	RA1	RA0	
06 PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0/MNT	
07	未定義								
08 EEDATA	EEPROMデータレジスタ								XXXXXX
09 EEADR	EEPROMアドレスレジスタ								XXXXXX
0A PCLATH	PCの上位バイトのためにレジスタを保持 (注章1参照)								---00000
0B INTCON	GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000000X
Page 1:									
80 INDO	ページ0にマップ								
81 OPTION	RBPU	INTEDG	RTS	RTE	PSA	PS2	PS1	PS0	11111111
82 PCL	ページ0にマップ								
83 STATUS	ページ0にマップ								
84 FSR	ページ0にマップ								
85 TRISA	PORTA(105)データ指示レジスタ								---11111
86 TRISB	PORTB(106)データ指示レジスタ								11111111
未定義									
88 EECON1	-	-	-	EEIF	WRERR	WREN	WR	RD	0000X000
89 EECON2	非物理的レジスタ								
8A PCLATH	ページ0にマップ								
8B INTCON	ページ0にマップ								

注1: プログラムカウンタの上位ビットに直接アクセスすることはできません。PCLATHはPC<15>向けのホールドレジスタで、その内容はプログラムカウンタの上位ビットから更新を受け、またはプログラムカウンタの上位ビットに対して伝送されます。

x = 未定義
u = 変化なし

3.8 インダイレクトアドレスレジスタ

これは物理的なレジスタではありません。ファイルアドレスとしてINDFを指定すると、間接的にアドレスを指定することができます。詳しくは3.7.1章をご覧ください。

3.8.1 TMR0

8ビットのリアルタイムクロックカウンタです。詳しくは5.4章をご覧ください。

3.8.2 PCL

PCの低位8ビットです。詳しくは3.5章をご覧ください。

3.9 STATUS レジスタ

このレジスタにはALUの演算ステータス、RESETステータス、データメモリのページプリセレクトビットがあります。

STATUSレジスタは他のレジスタ同様、命令実行結果の格納先となることができます。しかし、そのステータスビットはライトオペレーション(Q4)のあとにセットされ、またTOとPDは書き込みができません。したがって命令実行結果の格納先としてステータスレジスタを指定する命令の結果が、命令とは異なることがあります。例えば、CLRF STATUSはTOとPDを除いてすべてのビットをクリアし、それからZビットをセットし、ステータスレジスタを000UU100(U=変化なし)のままにします。

したがって、BCF、BSF、MOVWF 命令だけをステータスレジスタを要えるのに使うことをお奨めします。この命令はステータスビットに影響を与えることがないからです。

ステータスビットに影響を与える命令については、“命令セットの概要”(7.0章)をご覧ください。

3.9.1 CARRY/BORROW と DIGIT CARRY/BORROW ビット

キャリビット (C) 加算演算 (ADDWF, ADDLW) のキャリ出力と減算演算 (SUBWF, SUBLW) BORROW出力です。次の例でCARRY/BORROWビットの動作を説明します:

```
;SUBLW Example #1
;
MOVLW 0x01 ;wreg=1
SUBLW 0x02 ;wreg= 2-wreg = 2-1=1
;Carry=1: 結果は正

;
;SUBLW Example #2
;
MOVLW 0x02 ;wreg=2
SUBLW 0x01 ;wreg=1-wreg=1-2=FFh
;Carry=0: 結果は負

;
;SUBWF Example #1
;
clrf 0x20 ;f(20h)=0
movlw 1 ;wreg=1
subwf 0x20 ;f(20h)=f(20h)-wreg=0-1=FFh
;Carry=0: 結果は負

;
;SUBWF Example #2
movlw 0xFF ;
movwf 0x20 ;f(20h)=FFh
clrw ;wreg=0
subwf 0x20 ;f(20h)=f(20h)-wreg=FFh-0=FFh
;Carry=1: 結果は正
```

digit carry は carry ビットと同様に動作します。減算ではBORROWと同様です。

3.9.2 タイムアウトとパワーダウンのステータスビット (TO, PD)

ステータスレジスタの TO と PD ビットは、ウォッチドッグタイマのタイムアウトとパワーアップ条件によってRESET条件が起こったかどうか、あるいはウォッチドッグタイマ、またはMCLRピンによってSLEEPからウエークアップしたかどうか調べるためにテストされます。

これらのステータスビットは表3.9.2.1にリストされているイベントによってのみ影響を受けます。

表3.9.2.1 PD/TOステータスビットに対応する状態

イベント	TO	PD	備考
パワーアップ	1	1	
WDT タイムアウト	0	U	PDには影響なし
SLEEP 命令	1	0	
CLRWDT 命令	1	1	

U: 変化なし

注意: WDTタイムアウトはTOビットの状態に関係なく起こります。SLEEP命令はPDビットに関係なく実行されます。表3.9.2.2はイベントに対応したTOとPDの状態に影響します。


表3.9.2.2 リセット後のPD/TOの状態

TO	PD	RESET が起こった要因
0	0	WDT SLEEPからのウエークアップ
0	1	WDT タイムアウト (SLEEPの間以外)
U	0	MCLR SLEEPからのウエークアップ
1	1	パワーアップ
U	U	MCLR 通常動作中のリセット

U: 変化なし

注意: PDとTOビットは表3.9.2.1のイベントが起こるまでその状態を調べます。MCLRのローパルスはPDとTOのステータスビットを変えません。

図3.9.1 STATUSレジスタ



3.10 数値演算と論理演算ユニット (ALU)

ALUは8ビット幅で加算、減算、シフト、論理動作が出来ます。特に説明しないかぎり、通常演算動作は通常2の補数を扱います。2オペランド命令では、普通1つのオペランドがワーキングレジスタ(Wレジスタ)かアキュムレータで、他方のオペランドはファイルレジスタか即値データです。シングルオペランド命令ではそのオペランドはWレジスタかファイルレジスタのどちらかです。

3.11 Wレジスタ

WレジスタはALU動作で使われる8ビットのワーキングレジスタ(またはアキュムレータ)で、このレジスタはデータメモリの中に置かれていません。

3.12 割込み

PIC16C84には4個の割込み要因があります。

- PBO/INTピンからの外部割込み
- TMR0タイマ カウンタオーバーフロー時の割込み
- データEEPROMライト終了時の割込み
- RB<7:4>ピン信号変化時の割込み

割込みコントロールレジスタ(INTCON、アドレス0Bh)はそれぞれの割込み要求をフラグビットに記録します。それには個々と全体の割込みイネーブルビットもあります。


全体の割込みイネーブルビット、GIE(INTCON<7>)は(セットされている時)すべてのマスクされていない割込みをイネーブルにし、または(クリアされた時)すべての割込みをイネーブルにします。それぞれの割込みをINTCONレジスタの対応するイネーブルビットによってイネーブルに出来ます。GIEはリセットによってクリアされます。

RETFIE命令を使うと、割込みから復帰すると同時に割込みをイネーブルに設定することができます。

INTピン割込み、RBポート変化時割込み、TMR0オーバーフロー時割込みのフラグは、INTCONレジスタに含まれています。

割込みを受け付けたとき、それ以降の割込みをイネーブルにするためにGIEがクリアされ、リターンアドレスがスタックにプッシュされ、PCに0004hがロードされます。いったん割込みサービスルーチンに入ると、割込みフラグビットをポーリングすることによって割込み要因を調べる事ができます。次の割込みを受け付けるために再び割込みをイネーブルする前にソフトウェアで割込みフラグビットをクリアする必要があります。

図3.12.1 割込み回路



注意1: 個々の割り込みフラグビットは、これに対応するマスクビットまたはGIEビットのステータスに関係なくセットされます。

注意2: グローバル割り込みイネーブル (GIE) ビットがクリア中に割り込みが発生すると、割り込みサービスルーチン (RETRFIE命令) が誤ってGIEビットを再セットしてしまうことがあります。図3.12.2を参照してください。この誤動作が発生するのは次のケースです。

1. 割り込み肯定応答が返されている間に命令がGIEビットをクリアした場合。
2. プログラムが割り込みベクタを分岐し、割り込みサービスルーチンを実行した場合。
3. 割り込みサービスルーチンがRETRFIE命令の実行を終了した場合。この結果GIEビットがセットされ (割り込みイネーブル)、プログラムは割り込みをディスエーブルした命令のすぐ後の命令に戻ります。

全体的に確実に割り込みをディスエーブルしたいときは、

1. 次に示すように、命令も実行して確実にGIEビットをクリアしてください。

```

LOOP BCF INTCON, GIE ; Disable Global
      ; Interrupts
      BTFSC INTCON, GIE ; Global Interrupts
      ; Disabled?
      GOTO LOOP        ; NO, try again
                        ; Yes, continue with
                        ; program flow
    
```

図3.12.2 GIEのクリアと割り込みの発行





図3.12.3 INTCONレジスタ



3.12.1 INT 割込み

RBO/INT ピンの外部割込みはエッジトリガです:立ち上がりエッジ (INTEDG = 1, OPTION<6>) か、立ち下がりエッジ (INTEDG = 0) のどちらか。INTピンに有効なエッジが起こったときは、INTFビットがセットされます (INTCON<1>)。この割込みを INTE コントロールビット (INTCON<4>) でクリアすることによってディスエーブルにできます。この割込みを再びイネーブルにする前に、割込みサービスルーチンのソフトウェアで INTF ビット (INTCON<1>) をクリアする必要があります。プロセッサが SLEEP モードになる前に INTE ビットがセットしてあれば、INT 割込みによってプロセッサを SLEEP モードからウエークアップすることができます。GIE ビットのステータスによってプロセッサがウエークアップ後の割込みベクタに分岐するかどうかが決まります。SLEEP について詳しくは 4.5 章をご覧ください。SLEEP からウエークアップして INT 割込みに至るタイミングについては図 5.5.1 を参照してください。

3.12.2 TMR0 割込み

TMR0 がオーバーフローすると (FFh → 00h)、TOIF (INTCON<2>) ビットがセットされます。この割込みは、TOIE (INTCON<5>) ビットをセット/クリアすることによってイネーブル/ディスエーブルに設定できます。詳しくは 5.4.1 章をご覧ください。


3.12.3 PORT RB 割込み

PORTB<7:4>の入力が変化すると、RBIF (INTCON<0>) ビットがセットされます。この割込みは、RBIE (INTCON<4>) ビットをセット/クリアすることによってイネーブル/ディスエーブルに設定できます。

3.12.4 EEPROM ライト終了時割込み

データ EEPROM ライトが完了すると、EEPROM ライト割込みフラグ EEIF (EECON1<4>) がセットされます。この割込みは、EEIE ビット (INTCON<6>) をクリアすることによってマスクできます。EEPROM ライト割込みについて詳しくは 5.6.3 章をご覧ください。

図 3.12.1.1 INT ピン割込みのタイミング



4.0 CPUの特長

マイクロコントローラを他のプロセッサと区別している特長は、リアルタイムの応用に必要な機能を実現する特定の回路です。PIC16C84にはシステムの信頼性を高め、外部部品を減らしてコストを低減し、動作消費電力の節減ができ、コードプロテクションができるなどの特長を実現する機能があります。

PIC16C84にはEEPROMのヒューズによってのみ停止の状態にできるオンチップのウォッチドッグタイマがあり、専用のRCオシレータで信頼性を高めています。パワーアップ時に必要な遅延時間をつくるために2個のタイマがあります。ひとつはオシレータスタートアップタイマ(OST)で、クリスタルオシレータが安定するまでチップをリセット状態に保ちます。もうひとつはパワーアップタイマ(PWRT)で、パワーアップ時にのみ72ms(平均)の一定遅延時間をつくり、電源が安定する間チップをリセット状態に保つよう設計されています。チップに内蔵されたこの2個のタイマによって、ほとんどの応用で外部リセット回路がいらなくなります。

非常に消費電力の少ないパワーダウンモードを実現するために設計されたSLEEPモードがあります。SLEEPモードからは外部リセット、ウォッチドッグタイマのタイムアウト、割込みのどれかによって動作モードに戻ることができます。複数のタイマオプションによってもこのチップをいろいろな応用に含ませることができます。RCオシレータオプションによってシステムコストを削減することができ、LPクリスタルオプションによって消費電力を節約することができます。EEPROMコンフィギュレーションビット(ヒューズ)の組み合わせによって色々なオプションを判用することができます(4.6章)。

4.1 リセット

PIC16C84には複数の種類の異なったリセットがあります:

- パワーオンリセット(POR)
- 通常動作時のMCLRリセット
- SLEEPモード時のMCLRリセット
- 通常動作時のWDTタイムアウトリセット
- SLEEPモード時のWDTタイムアウトリセット

リセットされないレジスタがいくつかあります;PORでは不定、他のリセットでは変化が起こりません。ほかのほとんどのレジスタはパワーオンリセット(POR)、通常動作時のMCLRまたはWDTリセット、SLEEPモード時のMCLRリセットによってリセット状態になります。SLEEPモード中のWDTリセットが通常動作の再開を実現させるので、これによってこのレジスタは影響を与えられません。この場合少し例外があります。PCは常にすべて0(0000h)にリセットされ、最後に、TOとPDビットが3.9.2章で説明したようにそれぞれ異なるリセット環境でセットまたはリセットされます。リセットの性質を見るためにソフトウェアでこのビットを使います。すべてのレジスタのリセット状態の説明については表4.1.1をご覧ください。(汎用レジスタ領域はパワーオンリセットによってクリアされませんので、ユーザがソフトウェアによってクリアする必要があります。)

4.2 パワーオンリセット(POR)、パワーアップタイマ(PWRT)、オシレータスタートアップタイマ(OST)

パワーオンリセット(POR): V_{DD}の立ち上がり(1.2Vから1.8Vの範囲)が検出されると、パワーオンリセットパルスが内部で発生します。PORの利点を扱うには、単にMCLRピンを直接(または抵抗を通して)V_{DD}に接続します。これによって通常パワーオンリセットを発生するために必要になる外部のRC部品がいらなくなります。

図4.0.1 内部リセット回路の等価ブロック図




表4.1.1 レジスタのリセット状態

レジスタ	アドレス	パワーオンリセット	通常動作時のWDTタイムアウトリセット	SLEEPモード時のWDTタイムアウトリセット	通常動作時のMCLRリセット	SLEEPモード時のMCLRリセット	割込みによるウェークアップ時
W	-	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
INDIR	00h	-	-	-	-	-	-
TMR0	01h	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
PC	02h	0000h	0000h	PC + 1	0000h	0000h	PC + 1
STATUS	03h	0001 1xxx	0000 1uuu	uuu0 0uuu	000u uuuu	0001 0uuu	uuu1 0uuu
FSR	04h	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
PORT A	05h	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
PORT B	06h	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
TRIS A	85h	---1 1111	---1 1111	---u uuuu	---1 1111	---1 1111	---u uuuu
TRIS B	86h	1111 1111	1111 1111	uuuu uuuu	1111 1111	1111 1111	uuuu uuuu
OPTION	81h	1111 1111	1111 1111	uuuu uuuu	1111 1111	1111 1111	uuuu uuuu
EEDATA	08h	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
EEADR	09h	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu	uuuu uuuu
EECON1	88h	---0 0000	---0 7000 [†]	---u uuuu	---0 7000 [†]	---0 7000 [†]	---u uuuu
EECON2	89h	-	-	-	-	-	-
PCLATH	0Ah	---0 0000	---0 0000	---u uuuu	---0 0000	---0 0000	---u uuuu
INTCON	0Bh	0000 000x	0000 000u	uuuu uuuu	0000 000u	0000 0000	uuuuuuuu*

記号: --影響なし, 0セリフDする u=変化なし x=不定

* 割込みによるウェークアップ動作時は1個またはそれ以上のフラッグがセットされる。INTCONの他のビットは変化しない。
[†] EEPROM ライト中にリセットがあった場合には、WRERR (3ビット) がセットされます。

VDDが低下するとき(または電圧低下の途中)には、POR回路から内部リセットは発生しません。

パワーアップタイム(PWRT): パワーアップタイムはパワーアップ時のみPORから72msの一定タイムアウト時間を発生します。このパワーアップタイムは内部のRCオシレータによって動作します。このチップはPWRTが動作中のリセット状態を保ちます。PWRTによる遅延によってVDDが必要なレベルまで立ち上がることができます。コンフィギュレーションビュース、PWRTによってパワーアップタイムをイネーブル(=1の時)またはディスエーブル(=0の時)にすることができます(4.6章)。

パワーアップタイムの遅延時間はチップによっても、VDDと温度によってもかなり差があります。詳細にはDC特性をご覧ください。

オシレータスタートアップタイム(OST): オシレータスタートアップタイム(OST)ではPWRTの遅延時間が終了した後1024オシレータサイクルの遅延時間(OSCI入力から)をつくります。これによってクリスタルオシレータまたはセラミック共振が始まって安定するのを保証できます。

OSTのタイムアウトはXT、PL、HSに対して、パワーオンリセット時あるいはSLEEPモードから再動作時のみ有効になります。

タイムアウトシーケンス: パワーアップ時のタイムアウトシーケンスはまず、PORが終了した後PWRTのタイムアウトが有効となります。それから、TOSTがアクティブになります。全体のタイムアウトはオシレータの構成とPWRTビュースの状態により差があります。例えば、PWRTが0(PWRTがディスエーブル)にセットされているときのRCモードでは、まったくタイムアウトが起こりません。表4.2.1に、パワーアップ時とSLEEPからのウェークアップ時のタイムアウトを示します。

PORからタイムアウトが起こるので、MCLRが十分長くローに保持された場合、タイムアウトは無効になります。それから、MCLRをハイにするるとただちに実行が始まります。これによって結合された複数のPIC16C84の動作を同期させるためやテストに便利です。

表4.2.1 各状況下でのタイムアウト

オシレータ構成	パワーアップ		SLEEPからのウェークアップ
	PWRT = 1	PWRT = 0	
XT, HS, LP	72 ms + 1024 tosc	1024 tosc	1024 tosc
RC	72 ms	-	-

図4.2.1 パワーアップ時のタイムアウトシーケンス(MCLRとV_{DD}未接続): ケース1




図4.2.2 パワーアップ時のタイムアウトシーケンス(MCLRとV_{DD}未接続): ケース2




図4.2.3 パワーアップ時のタイムアウトシーケンス(MCLRとV_{DD}接続):




図4.2.4 外部パワーオンリセット回路




図4.2.5 電圧低下保護回路1





図4.2.6 電圧低下保護回路2



4.3 ウォッチドッグタイマ(WDT)

外部に部品を必要としない内蔵RCオシレータがフリーランニングしていることによってウォッチドッグタイマが実現されています。つまり、デバイスのOSCI/OSC2ピンにクロックが例えばSLEEP命令によって、停止されても、WDTは動作します。WDTのタイムアウトがデバイスのリセット条件が発生します。コンフィギュレーションヒューズWDTEを0にプログラムすることによって、WDTを永久的にデイスエールにすることができます(5.6章)。

4.3.1 WDTの周期

WDTの平均タイムアウト周期は18ms (プリスケールなし)です。タイムアウト周期は温度、VDD、チップの製造工程によって差があります(DC規格をご覧下さい)。もしさらに長いタイムアウト周期が必要な場合は、OPTIONレジスタに書き込むことによってソフトウェアコントロールにより1:128の分周比のプリスケールをWDTに設定することができます。このようにして2.5秒までのタイムアウト周期を実現できます。

CLRWDTとSLEEP命令が、WDTを指定した場合、WDTとプリスケールをクリアし、タイムアウトすることとデバイスのリセット条件が発生することを防げます。

ウォッチドッグタイマがタイムアウトするとSTATUSレジスタのステータスビットTOをクリアします。

4.3.2 WDTプログラミングの注意事項

さらにWDTのタイムアウトになるまでの数秒間に起こる可能性のあるワーストケース(VDD=最小、温度=最高、最大WDTプリスケール)を考慮に入れる必要があります。

4.4 オシレータの設定

4.4.1 オシレータのタイプ

PIC16C84は4種類のオシレータオプションで動作することができます。2個のコンフィギュレーションビュース(FOSC1とFOSC0)をプログラムして、この4種類のモードを選択することができます。

図4.4.1 クリスタル動作
(またはセラミック共振)
(HS、XT、LPオシレータの設定)




表4.4.1 セラミック共振のキャパシタの選択

オシレータのタイプ	共振周波数	キャパシタレンジ C1 = C2
XT	455 KHz	150 - 330 pF
	2.0 MHz	20 - 330 pF
	4.0 MHz	20 - 330 pF
HS	10.0 MHz	20 - 200 pF

注意：より大きいキャパシタほどオシレータの安定性を増しますがスタートアップタイムも増えます。これらの値は設計の目安のためだけです。各共振素子には独自の特性がありますので、外部部品の適当な値については製造メーカーに問い合わせてください。

4.4.2 クリスタルオシレータ

XT、HS、LPモードでは発進を実現するためにOSC1とOSC2ピンにクリスタルまたはセラミック素子を接続します。(図4.4.1参照)。

図4.4.2 外部クロック入力動作
(HS、XT、LPオシレータ設定)




表4.4.2 クリスタルオシレータのキャパシタの選択

Osc タイプ	周波数	C1	C2
LP	32 KHz	68 - 100 pF	68 - 100 pF
	200 KHz	15 - 30 pF	15 - 30 pF
XT	100 KHz	68 - 150 pF	150 - 200 pF
	2 MHz	15 - 30 pF	15 - 30 pF
HS	4 MHz	15 - 30 pF	15 - 30 pF
	10 MHz	15 - 47 pF	15 - 47 pF

注意：より大きいキャパシタほどオシレータの安定性を増しますがスタートアップタイムも増えます。これらの値は設計の目安のためだけです。Rsは低駆動レベル特性をもったクリスタルをオーバードライブしないようにXTモードと同様にHSモードに必要かもしれません。各共振素子には独自の特性がありますので、外部部品の適当な値については製造メーカーに問い合わせてください。

4.4.3 RCオシレータ

タイミング精度のいらないアプリケーションではRCデバイスオプションでコストを節約できます。RCオシレータ周波数は電源電圧、抵抗(R_{ext})、キャパシタ(C_{ext})の値、動作温度の関数です。さらに、オシレータ周波数は通常の製造パラメータによるチップのばらつきによっても差があります。その上、パッケージタイプによるリードフレームの違いによってもオシレーション周波数に、特に、小さい C_{ext} 値で、影響があります。使用している外付けのRとCの誤差によるばらつきをも考慮に入れる必要があります。図4.4.3にR/Cのどのような組み合わせをPIC16C84に接続するかを示しています。2.2Kオーム以下の R_{ext} 値では、オシレータ動作が不安定になるか、完全に停止してしまいます。非常に高い R_{ext} 値(1Mオームなど)では、オシレータがノイズ、湿度、漏れ電流の影響を受けやすくなります。従って、 R_{ext} は5Kオームから100Kオームが適当です。

オシレータは外部キャパシタなし($C_{ext}=0pF$)でも動作しますが、ノイズと安定動作のために20pF以上の値を使うことをお勧めします。小さな外部キャパシタかキャパシタなしでは、PCBトレースキャパシタやパッケージリードフレームキャパシタのような外部キャパシタの変化によりオシレータ周波数に大きく差が出ます。


通常の製造チップでのRC周波数のばらつきについては11.0章をご覧ください。大きなR(漏れ電流のばらつきが大きなRでRC周波数に影響を与えるため)と小さなC(入力キャパシタのばらつきがRC周波数に影響を与えるため)でばらつきが大きくなります。

与えられたR、C、 V_{DD} 値での動作温度における周波数のばらつきと同様に与えられた R_{ext}/C_{ext} 値での周波数のばらつきに関して11.0章の特性をご覧ください。

RCモードでは4分割したオシレータ周波数がOSC2/CLKOUTピンに出力されます。この4分周波数は、チストや他のロジックとの同期に使用できます(タイミングについては図3.2.1を参照してください)。

デバイスがSLEEPからウェークアップすると、ウェークアップの原因となったイベントが何であっても、常にWDTがクリアされます。

図4.4.3 RCオシレータ(RCタイプのみ)



4.5 パワーダウンモード (SLEEP)

SLEEP命令を実行するとパワーダウンモードになります。

ウォッチドッグタイマをイネーブルにすると、それがクリアされますが動作し続け、STATUSレジスタのPDビットがクリアされ、TOビットがセットされ、オシレータドライバがOFFになります。I/OポートはSLEEP命令が実行する前の状態を保ちます(ハイ、ロー、ハイインピーダンスのドライブ状態)。

このモードにおいてもっとも消費電流を少なくするためには、すべてのI/Oピンを、そこから電流が流れる外部回路なしに、VDDかVSSに設定しておく必要があります。フローティング入力によって起こる電流のスイッチングをなくするために、ハイインピーダンスモードのI/Oピンを外部でハイまたはローにプルアップする必要があります。TOCKI入力も消費電力を少なくするためにVDDまたはVSSに設定しておく必要があります。PORTBの内蔵されたプルアップからの影響も考慮する必要があります。

MCLRピンをロジックハイレベル(VIHMC)に設定しておく必要があります。

WDTのタイムアウトによって発生したリセットはMCLRピンをローにドライブしないことに注意してください。

4.5.1 SLEEPからのウェークアップ

次のようなイベントでSLEEPモードから再び動作モードにウェークアップできます:

- a. MCLRピンでの外部リセット入力
- b. ウォッチドッグタイマのタイムアウトリセット(WDTがイネーブルになっているとき)
- c. INTピンからの割込み、RBポートでの信号変化による割込み、データEEPROMライト完了時の割込み


最初のイベントでデバイスのリセットが起こります。後の二つのイベントはプログラムの実行の継続を考慮します。デバイスのリセットを起こすかどうか調べるのにステータスレジスタのTOとPDビットを使うことができます。SLEEPモードではパワーアップ時にセットされるPDビットがクリアされます。WDTのタイムアウトが起こった(そしてウェークアップが起こった)ときTOビットがクリアされます。

SLEEP命令を実行すると、次の命令(PC+1)がプリフェッチされます。割込みイベントを通じてウェークアップするデバイスの場合は、対応する割込みイネーブルビットを(イネーブルに)セットしておかなければなりません。ウェークアップはGIEビットのステータスに保たず実行されます。GIEビットがクリア(ディスエーブル)されていると、デバイスはSLEEP命令完了後にプリフェッチしてある命令を実行します。GIEビットがセット(イネーブル)されていると、デバイスはSLEEP命令実行後にこの命令を実行し、割込みアドレス(0004h)に分岐します。SLEEP実行後にプリフェッチされている命令を実行させたくないときは、SLEEP命令の後にNOPを指定してください。

注意: グローバル割込みがディスエーブルにセットされていても(GIEがクリア)されていても、いずれかの割込みソースの割込みイネーブルビットとこれに対応する割込みフラグビットが両方ともセットされていると、デバイスは直ちにSLEEPからウェークアップします。

デバイスがSLEEPからウェークアップすると、ウェークアップの原因となったイベントが何であっても、常にWDTがクリアされます。

図4.5.1.1 割込みによるSLEEPからのウェークアップ



4.6 コンフィギュレーションヒューズ

SPIC16C84にはEEPROMビットである5個のコンフィギュレーションヒューズがあります。色々なデバイスの構成を選択するために、これらのヒューズをプログラムする(0を読み出す)かプログラムしないまま(1を読み出す)にしておくことができます。これらのビットはプログラムメモリのロケーション2007hに配置されています。

アドレス2007hはユーザプログラムメモリスペースの先にあることに気がつくと思います。事実、それは特別なテスト/コンフィギュレーションメモリスペース(1000h - 3FFFh)に含まれています。しかし、特別なモードのみ、このロケーションをプログラミング中にアクセスできます。図4.6.1のヒューズの説明をご覧ください。

4.7 IDロケーション

PIC16C84にはコードのレビジョン、メーカ情報、他の役に立つ情報などを格納しておくためのプログラムメモリに配置された4個のIDロケーション(2000h - 2003h)があります。設定ワードと共に、これらのロケーションを読み出すことができ、プログラマにより書き込むことができます。通常のコード実行中はアクセスできません。

もしこのチップがコードプロテクションされている場合は、IDロケーションの下位7ビットだけを使い、上位7ビットを0にプログラムすることをお薦めします。このようにしてコードプロテクションされた後でもIDロケーションを読み出すことができるようになります。

4.8 コードプロテクション

コードプロテクションヒューズ(CP)を消断することによってプログラムメモリのコードをプロテクションすることができます。

コードがプロテクションされると、プログラムコードを再構成できる方法によってはプログラムメモリの内容を読み出すことができません。さらに、0040h以上から始まるすべてのメモ

リロケーションはプログラミングに対してプロテクションされません。

コードプロテクションされているデータEEPROMは、正規の操作の中でCPUからリードしたり、更新したりすることができます。しかし、EEPROMデータメモリのすべてのロケーションは、正規の操作の中では(すなわち、プログラミングモードやテストモードでは)、プログラムすることも、リードすることもできません。

一旦コードにプロテクションをかけてしまうと、チップを消去する以外にCPヒューズを消去する方法はありません。ユーザがチップの消去を指令すると、PIC16C84マイクロコントローラはまずEEPROMプログラムとデータメモリを消去し、その後コードプロテクションヒューズを消去します。詳しくはPIC16C84プログラミング仕様(DS30189)をご覧ください。

4.8.1 コードプロテクションされたPICのベリファイ


コードプロテクションされた場合、プログラムメモリロケーションのベリファイは"0000000xxxxxxx"(バイナリ): Xは1または0、の様なスクランブルされた出力を読みだします。コードプロテクション後のデバイスのベリファイは次の手順に従います:

- 最初にコードプロテクション無しで良品のデバイスをプログラムし、ベリファイします。
- 次にそのプロテクションヒューズを消断し、その内容をファイルにロードします。
- このファイルに対してコードプロテクションされたPICをベリファイします。

(aおよびbは、コードプロテクション後のファイルを作成するための手順です)

コードにプロテクションをかけてしまうと、EEPROMデータメモリを検証できなくなります。しかし、ユーザは、プログラムの中に、データメモリを自己テストさせるためのコードを埋め込むことができます。

図4.6.1 コンフィギュレーションワード



5.0 周辺回路の概要

PIC16C84にはPORTA (5ビット)とPORTB (8ビット)の2個のI/Oポートで構成された13個のI/Oピンがあります。また、PIC16C84には8ビット幅の汎用タイマ/カウンタTMROが1個付いています。このTMROは8ビットのプログラマブルプリスケータをもち、ウォッチドッグタイマから離れた位置に独立して配置されています。その他、PIC16C84には64x8のEEPROMデータメモリが付いており、このデータメモリへは8ビットのデータレジスタとアドレスレジスタからアクセスできるようになっています。

5.1 PORTA

PORTAはピンRA<4:0>をもった5ビット幅のポートです。ポートピンRA<3:0>は双方向、RA4はオープンコレクタ出力をもったポートです。ポートAはファイルレジスタ05hです。対応した方向のコントロールレジスタTRISAはアドレス85hのレジスタファイルのページ1に配置されています。TRISAは5ビット幅のレジスタで、ビット<4:0>が物理的に実現されています。図5.1.1と5.1.2に、PORTAのピンのブロック図を示します。

図5.1.1 RA0—RA3ピンのブロック図





図5.1.2 RA4ピンのブロック図



PIC16C84

500 KHz未満で動作するクリスタルオシレータ構成では、PORTA<0>(RA0)が切り替わる時に、デバイスが疑似内部Qクロックを生成することがあります。RCモードの外部クロックではこのような疑似クロックは発生しません。

これを避けるためには、RA0ピンをスタティックに保たなければなりません。したがって、入力/出力モードでRA0をトグルしてはいけません。

表5.1.1 PORTAの機能

ポートピン	ビット	ピンの機能	別の機能
RA0	b0	入力/出力ポート。TTL入力レベル	-
RA1	b1	入力/出力ポート。TTL入力レベル	-
RA2	b2	入力/出力ポート。TTL入力レベル	-
RA3	b3	入力/出力ポート。TTL入力レベル	-
RA4/T0CKI	b4	入力/出力ポート。出力はオープンコレクタタイプ。入力はシュミットトリガタイプ。	TMR0タイマ/カウンタ用の外部クロック入力

表5.1.2 PORTAレジスタの概要

レジスタの名称	機能	アドレス	パワーオンリセット値
PORTA	リード時PORTAピン ライト時PORTAラッチ	05h	---X XXXX
TRISA	PORTAのデータ方向レジスタ	85h	---1 1111

注: 1: x=不定、-=影響なし、0をリード
2: ほかのリセット状態におけるレジスタのリセット値には表5.1.1を参照

5.2 PORTB

PORTBは8ビット幅の双方向のポート(ファイルレジスタアドレス06h)です。対応するデータ方向レジスタはTRISB(アドレス86h)です。TRISBの1は対応するポートピンを入力としてセットします。PORTBレジスタの呼び出しを行なうとピンのステータスを呼び出しますが、そこに書き込みを行なうとポートラッチに書き込みます。図5.2.1および図5.2.2のPORTBピンのブロック図を参照して下さい。

PORTBピンのそれぞれに内部プルアップ(〜100 μ A平均)があります。ポートピンが出力として構成された場合、そのプルアップは自動的にoffになります。さらに1個のコントロールビットRBPU(OPTION<7>)がすべてのプルアップをoff(RBPUはセット)にすることができます。このプルアップはパワーオンリセットでディスエーブルにされます。

PORTBではそのピン、RB<7:4>において信号変化時の割込みの特長があります。入力として構成されると、これらの入力ピンはサンプリングされ、リードのQ1サイクル上にラッチされます。新しい入力は各命令サイクル毎に前のラッチされた値と比較されます。ピンとラッチ間でミスマッチ

が起きたときアクティブハイ出力を出します。RB4、RB5、RB6、RB7でのミスマッチ出力はRBIF割込み(INTCON<0>にラッチ)が発生するためにOR出力されます。出力として構成されたピンは比較からは除かれます。この割込みでチップをSLEEPモードからウエークアップさせることができます。割込みサービスルーチンで、次の2つのうちどれかで割込みをクリアすることができます:

- a) RBIE(INTCON<3>)ビットをクリアすることによって割込みをディスエーブルにする。
- b) PORTBを読みだす。これによってミスマッチ状態が変わり、RBIFビットをクリアする。

このミスマッチ時の割込みの特長によって、これらの4個のピンのソフトウェアで設定できるプルアップと共にキーボードとのインターフェースが簡単にでき、キーを押すことによってウエークアップが可能になります。

最後に、ポートピンRBOは外部割込み入力INTと多重化されています。

図5.2.1 ポートピン RB<7:4>のブロック図




図5.2.2 ポートピン RB<3:0>のブロック図




表5.2.1 PORTBの機能

ポートピン	ビット	ピンの機能	別機能
RB0/INT	bit0	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	外部割込み入力
RB1	bit1	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	-
RB2	bit2	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	-
RB3	bit3	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	-
RB4	bit4	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	ポートでの信号変化時の割込み
RB5	bit5	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	ポートでの信号変化時の割込み
RB6	bit6	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	ポートでの信号変化時の割込み
RB7	bit7	入力 出力ポートピン。TTLレベルと内部ソフトウェアプログラマブルなプルアップ	ポートでの信号変化時の割込み

表5.2.2 PORTB レジスタの概要

レジスタの名称	機能	アドレス	パワーオンリセット値
PORTB	リード時PORTBピン ライト時PORTBラッチ	06h	XXXX XXXX
TRISB	PORTB データ方向レジスタ	86h	1111 1111
OPTION	弱いプルアップon/offコントロール (RBPUビット)	88h	1111 1111

5.3 I/Oプログラミングの注意点

5.3.1 双方向I/Oポート

いくつかの命令はライト動作を行なう事により、リード動作が内部で行なわれます。例えば、BCFとBSF命令は全体のポートをCPUにリードし、ビット動作を実行し、その結果を再び出力します。この命令は1個以上のポートが入出力として使われているポートに適用されているときは注意が必要です。例えば、PORTBのビット5でのBSF動作は、PORTBのすべての8個のビットがCPUにリードされることになります。そして、BSFの動作がビット5で起こり、PORTBが出力ラッチに再び出力されます。もしPORTBのほかのビットが双方向I/Oピン(例えばビット0)として使われ、この時入力として定義されている場合、そのピン自身に与えられた信号はCPUにリードされ、この特定のピンのデータラッチに再びライトされます。つまり前の内容にオーバーライトされることになります。そのピンが入力モードとして留まるかぎり、問題は起こりません。しかし、ビット0が後に出力モードに切り変わった場合、データラッチの内容が壊されることになるかも知れません。

ピンが0または1を出力しているとき、このピンのレベルを変化させるために外部デバイスからドライブ(ワイアード or、ワイアードand)しないほうがいいです。

ハイ出力の結果としてチップにダメージを与えることになり
ます。

PORTレジスタのリードを実行すると、PORTピンの値が読み出されます。PORTレジスタにライトを実行すると、PORTラッチに値が書き込まれます。PORTに対してリード-モディファイ-ライト命令 (BCF、BSFなど) を実行すると、まずPORTピンの値が読み出され、次にこの値に対してユーザが指定した動作が実行され、最後にこの値がPORTラッチに書き込まれます。

例5-1に、I/O PORTに対してリード-モディファイ-ライト命令 (BCF、BSFなど) を2つ続けて実行した結果を示します。

例5-1: I/O PORT に連続的にリード-モディファイ-ライト命令を実行した結果


```

; 初期PORT設定: PORTB<7:4> 入力
                  PORTB<3:0> 出力
; PORTB<7:6> は外部プルアップをもち、他の回路に
; は接続されていない。
;
;                                     PORTラッチ  PORT ピン
;                                     -----
BCF  PORTB, 7   ; 01pp pppp   11pp pppp
BCF  PORTB, 6   ; 10pp pppp   11pp pppp
BSF  STATUS, RPO ;
BCF  TRISB, 7   ; 10pp pppp   11pp pppp
BCF  TRISB, 6   ; 10pp pppp   10pp pppp
;
; ユーザはピン値が00pp ppppになると言うかもしれない
; が、2つ目のBCFによりRB7がピン値(高)としてラッチ
; される。
    
```

5.3.2 I/Oポートでの連続動作

I/Oポートへの実際の書き込みは命令サイクルの最後で起こりますが、リードに対しては、データは命令サイクルの初めのところで有効になっている必要があります(図4.5.2.1参照)。しかしながら、ライト動作に続くリード動作は同じI/Oポートで実行されます。命令のシーケンスはファイルをCPUにリードする次の命令の前に安定したピン電圧(負荷による)を確保する必要があります。そうでないと、そのピンの新しい状態ではなく前の状態がCPUにリードされてしまいます。不明確な時は、このような命令をNOPか、このI/Oポートをアクセスしないほかの命令で分けたほうがよいでしょう。

図5.3.1 連続I/O動作



5.4 TIMER0 (TMR0) モジュール

TMR0モジュールには次のような特長があります:

- 8ビットタイマ/カウンタ
- リードとライト可能(ファイルアドレス01h)
- 8ビットプログラマブルプリスケアラ
- 内部か外部のクロック選択
- FFhから00hへのオーバーフロー時の割込み
- 外部クロックのためのエッジセレクト

図5.4.1はTMR0モジュールの等価ブロック図です。

RTSビット(OPTION<5>)をクリアすることによってタイマモードを選択します。タイマモードでは、TMR0モジュールが各命令サイクルをインクリメントします(プリスケアラなし)。TMR0がライトされたとき(011)、次の2サイクルは

インクリメントが禁止されます(図5.4.2と5.4.3参照)。TMR0モジュールに調整した値をライトすることによってこれができます。

RTSビットを(OPTION<5>)にセットすることによってカウンタモードを選択できます。このモードではTMR0がBINRA4/TOCKIの立ち上がりか立ち下りのエッジのどちらかでインクリメントします。インクリメントをするエッジはコントロールビットRTE(OPTION<4>)によって決定します。RTEビットのクリアが立ち上がりのエッジを選択します。外部クロック入力の制限についての詳細は5.4.2章をご覧ください。

プリスケアラはTMR0モジュールまたはウォッチドックタイマのどちらかに設定します。プリスケアラの設定はコントロールビット、PSA(OPTION<3>)によってソフトウェアで制御されます。PSAビットのクリアはプリスケアラをTMR0に設定します。プリスケアラはリードとライトができません。プリスケアラがTMR0モジュールに設定されているときはプリスケアラ値として1:2、1:4、.....、1:256を選択できます。プリスケアラの動作の詳細については5.4.3章をご覧ください。

図5.4.1 TIMER0 (TMR0) のブロック図




図5.4.2 TIMER0 (TMR0) タイミング: INTERNAL クロック/プリスケールなし





図5.4.3 TIMER0 (TMR0) タイミング: INTERNAL クロック/プリスケール1:2



7

5.4.1 TIMERO (TMRO) 割込み

TMROモジュールタイマ カウンタがFFhから00hにオーバーフローすると、TMRO 割込みが発生します。このオーバーフローが発生すると、TOIFビットがセットされます。この割込みは、TOIEビット (INTCON<5>) をクリアすることでマスクできます。この割込みを再びイネブルに設定するためには、TMROモジュールの割込みサービスルーチンを使って、ソフトウェアの中で予めTOIFビット (INTCON<5>) をクリアしておかなければなりません。TMROタイマはSLEEP中は停止されていますから、TMROモジュールの割込みが発生してもプロセッサがSLEEP状態からウェイクアップすることはありません。図5.4.4にTMRO割込みのタイミングを示します。

5.4.2 外部クロックによるTMROの使い方

TMROに外部クロック入力を使ったとき、内部のフェーズクロックと同期を取ることができます。しかし、外部クロック入力は正確に必要な条件を満たさなければなりません。

外部クロックエッジから実際のTMROのインクリメントまで若干の遅れがあります。図5.4.5を見るとプリスケアラの後に同期が行なわれています。プリスケアラの出力は立ち上がりか立ち下がりエッジを検出するために各命令サイクル毎にサンプリングされています。しかし、 t_{osc} = オシレータタイムの周期とすると、Psoutには最低 $2t_{osc}$ の間ハイ、最低 $2t_{osc}$ の間ローが必要です。

プリスケアラを使用しないときは、Psout (プリスケアラ出力、図4.2.1参照)はTMROクロック入力と同じですが必要なことは:

$$T_{RTL} = TMRO \text{ ハイタイム} \geq 2t_{osc} + \Delta T$$

(パラメータ#40参照)

$$T_{RTL} = TMRO \text{ ロータイム} \geq 2t_{osc} + \Delta T$$

(パラメータ#41参照)

プリスケアラを使うときは、TMROモジュール入力は非同期リップルカウンタタイプのプリスケアラで分離されプリスケアラ出力は対称波形となります。

したがって:

$$T_{RT} = TMRO \text{ 入力周期}$$

$$N = \text{プリスケアラ値 (2, 4, \dots, 256), とすると}$$

$$Psout \text{ ハイタイム} = Psout \text{ ロータイム} = \frac{N \cdot T_{RT}}{2}$$

そこで必要となるのは:

$$\Delta T = \text{小さなRCダイレイ}$$

(タイミングの仕様参照)、の時

$$\frac{N \cdot T_{RT}}{2} \geq 2 t_{osc} + \Delta T \quad \text{または} \quad T_{RT} \geq \frac{4 t_{osc} + 2 \Delta T}{N}$$


TMROのハイタイムとロータイムに必要な規格が示されていないことに気がつくと思いますが、TMROのハイタイムとロータイムは非常に小さとき、そのパルスを検出できません。最低のハイタイムかロータイムに10ns必要です。TMROの必要条件をまとめると:

$$T_{RT} = TMRO \text{ 周期} \geq \frac{4 t_{osc} + 2 \Delta T}{N}$$

$$T_{RTH} = TMRO \text{ ハイタイム} \geq \Delta T$$

$$T_{RTL} = TMRO \text{ ロータイム} \geq \Delta T$$

図5.4.4 TIMERO (TMRO) 割込みタイミング



外部クロックエッジからの遅延: プリスケール出力が内部クロックと同期しているため、外部クロックエッジが起こる時間からTMR0モジュールが実際にインクリメントされる時間までに若干の遅れがあります。図5.4.5を見ると、この遅れ時間が3toscと7toscの間にあることがわかります。従って、例えば、2つのエッジの間(周期など)の時間を計ると±4tosc(±200ns @ 20MHz)以内です。

5.4.3 プリスケアラ

1個の8ビットカウンタがTMR0モジュールのプリスケアラとして、または、ウォッチドッグタイマのポストスケアラとしてそれぞれに使用されます(図5.4.6)。このデータシートではわかりやすくするためにこのカウンタをプリスケアラとし

て扱います。TMR0モジュールとウォッチドッグタイマに対し交互に、専用で共有されているプリスケアラが1個しかないことに注意してください。したがって、プリスケアラがTMR0モジュールに設定されている時は、ウォッチドッグタイマ用のプリスケアラがないことになり、反対の場合も同様です。

OPTION<3:0>のPSAとPS2-PS0ビットがプリスケアラの設定とプリスケール比を決めます。

TMR0モジュールに設定されたときは、TMR0モジュールに書き込むすべての命令(CLRF TMR0, MOVWF TMR0, BSF TMR0, x...など)はプリスケアラをクリアします。WDTに設定されたときは、CLRWDT命令がウォッチドッグタイマとともにプリスケアラをクリアします。プリスケアラはリードもライトもできません。

図5.4.5 外部クロックによるTMR0タイミング





図5.4.6 TMR0/WDTプリスケアラのブロック図



5.4.4 プリスケラ設定の切り替え

プリスケラの設定はすべてソフトウェアコントロールのもとで行なわれます。例えば、プログラム実行中にそれをクリアすることができます。プリスケラの設定をTMR0からWDTに変更するには、不必要にデバイスをRESETすることを避けるために、次のような命令シーケンス(例5-2参照)を実行する必要があります。

例5-2: プリスケラ設定の切り替え
(TMR0→WDT)

```

1. BCF     STATUS, RPO      ;バンク 0
2. CLRF   TMR0             ;TMR 0をクリア
3. BSF    STATUS, RPO      ;バンク 1
4. CLRWDW ; WDTとプリスケラを
                    ;クリア
5. MOVLW  B'xxxx1xxx'      ;新しいプリスケール
6. MOVMP  OPTION           ;値を選択する。
7. BCF    STATUS, RPO      ;バンク 0

```

プリスケラをWDTからTMR0モジュールに変更したいときは、例5-3のシーケンスを実行してください。WDTがディセーブルに設定されていても、必ずこの予防措置を実行する必要があります。

例5-3: プリスケラ設定の切り替え
(WDT→TMR0)

```

1. CLRWDW ; WDTとプリスケラを
                    ;クリア
2. MOVLW  B'xxxx0xxx'      ;TMR0、新しい
                    ;プリスケール値、
                    ;クロックソースを
                    ;選択。
3. MOVMP  OPTION           ;

```

表5.4.1 TMR0レジスタの概要

レジスタ名称	機能	アドレス	パワーオンリセット値
TMR0	タイマ/カウンタレジスタ	01h	XXXX, XXXX
OPTION	TMR0のコンフィギュレーションとプリスケラの設定ビット。図5.5.1参照	81h	1111 1111
INTCON	TMR0オーバーフロー割込みフラグとマスクビット。図3.12.3参照	0Bh	0000 000X

表5.4.2 TMR0と連結するレジスタ


アドレス	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
01	TMR0	TIMER0							
0B/8B	INTCON	GIE	PEE	TOIE	INTE	RBIE	TOIF	INTF	RBIF
81	OPTION	RBPU	INTEDG	RTS	RTE	PSA	PS2	PS1	PS0
85	TRISA	—	—	—	TRISA 4	TRISA 3	TRISA 2	TRISA 1	TRISA 0

— = 実行されない位置。0としてリードします。
 = TMR0は、使用しません。

5.5 OPTION レジスタ

OPTIONレジスタ (アドレス81h) はプリスケアラ、外部INT割込みエッジ選択、TMR0、PORTBの小さいプルアップを設定するためのいろいろなコントロールビットを含んでいるレジスタで、リード、ライト可能です。

図5.5.1 OPTIONレジスタ



5.6 EEPROMデータメモリ

PIC16C84には64x8のEEPROMデータメモリが内蔵されています。このEEPROMデータメモリに対しては、正規の操作中に（全V_{DD}範囲で）リードとライトを実行できます。このメモリはレジスタファイルのスペースの中に直接マップされている訳ではありません。このメモリへは、EEDATA<08h>とEEADR<09h>の2つのレジスタを介してアクセスします。EEDATA<08h>はリード ライト用の8ビットデータを保持するレジスタ。EEADR<09h>はアクセス先のEEPROMロケーションのアドレスを保持するレジスタです。このメモリの64バイトは0h-63Hのアドレス範囲に置かれています。さらに、2つのコントロールレジスタEECON1<88h>とEECON2<89h>が用意されています。

EEPROMデータメモリではバイト単位のリードとライトが可能です。バイトライトを実行すると、自動的にそのロケーションのデータが消去され、新しいデータが書き込まれます（消去後ライト）。EEPROMデータメモリは高い消去・ライトサイクルが可能な構成になっています。ライト時間は公称10msで、オンチップタイマで制御できます。実際のライト時間は、チップによっても変わりますし、電圧や温度によっても変化します。正確な破壊確率についてはAC仕様をご覧ください。

デバイスがコードプロテクトされていると、データメモリにリードやライトを実行できるのはCPUだけになります。つまり、デバイスのプログラマはこのメモリにアクセスできません（リード・ライトのディスエーブル）。

5.6.1 EECON1 および EECON2レジスタ

EECON1（アドレス88h）はコントロールレジスタで、下位5ビットだけが物理的に実現されています。上位3ビットは存在せず、“0”として読み出されます。

コントロールビットRDとWRは、それぞれ、リードとライトを開始します。これらのビットはソフトウェアでしかセットできません。これらのビットは、リードまたはライト操作が完了した時点で、ハードウェアによってリセットされます。WRビットをソフトウェアでクリアできなくなったため、ライト操作が完了する前に誤って操作を打ち切ってしまう恐れは全くなくなりました。


WRENビットを1にセットすると、ライト操作の実行が可能になります。パワーアップ時にはWRENビットは0にセットされています。WRERRビットは、正規の操作中にMCLRリセットまたはWDTタイムアウト・リセットによってライト操作への割込みが行われたときにセットされます。このような場合には、ユーザはリセット後にWRERRビットをチェックし、そのロケーションにリライトを行うことができます。上記のようなリセットによる割込みが発生しても、EEDATAレジスタとEEADRレジスタの中のデータとアドレスは変わりません。

EEIFビットは、ライトが完了した時にセットされる割込みフラグです。このビットはソフトウェアの中でクリアしなければなりません。

EECON2は物理的なレジスタではありません。EECON2にリードを実行しても、“0”が読み出されるだけです。

INDFを使用したEECON2に対して間接アドレッシングアクセスはできません。

図5.6.3.1 EECON1レジスタ



5.6.2 EEPROMデータメモリの読取り

データメモリのロケーションを読み取りたいときは、EEADRレジスタにそのロケーションのアドレスを書き込み、コントロールビットRD (EECON1<0>) をセットしてください。このデータは次のサイクルでEEDATAレジスタに取り込まれますから、ユーザは次の命令でこのデータを読み出すことができます。EEDATAレジスタは、次のリードが実行されるまで、または、ユーザが(ライト操作中に)EEDATAに新しいデータを書き込むまで、この値を保持します。

5.6.3 EEPROMデータメモリへの書き込み

EEPROMデータメモリのロケーションにデータを書き込みたいときは、EEADRレジスタにそのロケーションのアドレスを書き込み、EEDATAレジスタにデータを書き込んでください。その後、次のシーケンスを実行してライトを開始してください。

```
movlw 55h
movwf EECON2
movlw AAh
movwf EECON2
bsf EECON1,WR ;WR ビットをセット
                ;ライト開始
```

必ず上記のシーケンスで命令を実行しないと(まず55hをEECON2に書き込み、次にAAhをEECON2に書き込み、最後にWRビットをセットしてください)、ライトは開始されません。また、このコードセグメント実行中は割込みをディスエーブルに設定しておかなければなりません。

さらに、EECON1のWRENビットはライトイネーブルの状態にセットしておかなければなりません。WRENビットは、うっかり予期しないコードを実行してデータEEPROMに関連したデータを書き込んでしまうのを防ぐために用意されたビットです。EEPROMを更新するとき以外は、常にWRENビットをオフに設定しておかれるようお願いします。さらに、このコードセグメント(WRENビットをイネーブルにセットしてライトを開始するコードセグメント)は、ソフトウェアの誤動作によって誤って実行されるのを防ぐために、他のコードセグメントから離れた位置に置いてください。

ライトが完了すると、ハードウェアの中でWRビットがクリアされ、EEライト完了割込みフラグがセットされます(ビットEEIF)。ユーザはこの割込みをイネーブルすることもできますし、このビットをポーリングすることもできます。EEIFビットはソフトウェアの中でクリアしなければなりません。

注意: データEEPROMメモリのEWサイクル時間は、10msの仕様(標準値)を越えることがあります。ライトサイクルが完了したかどうか確かめたいときは、EE割込みを実行するか、または、WRビット(EECON<1>)をポーリングしてください。どちらの方法でもライトサイクルの完了を確認することができます。

表5.6.2 EEPROMレジスタの概要

レジスタ名	機能	アドレス	パワーオン-リセット値
EEDATA	EEPROM データレジスタ	08h	XXXX XXXX
EEADR	EEPROM アドレスレジスタ	09h	XXXX XXXX
EECON1	EEPROM コントロールレジスタ1	88h	0000 X000
EECON2	EEPROM コントロールレジスタ2	89h	-

5.6.4 疑似書き込み保護

PIC16C84には、EEPROMに誤ってライトが実行されるのを防ぐための様々なメカニズムが用意されています。たとえば、パワーアップ時にはWRENビットがクリアされますし、パワーアップタイム(72msのタイム)がEEPROMへのライトを防ぎます。

また、ライトの開始シーケンスとWRENビットの組み合わせは、電圧低下、一時的な停電、ソフトウェアの誤動作などによる不正なライトを防ぐのに役立ちます。

5.6.5 EEADRの初期設定

EEADRレジスタには、64バイトまでのデータEEPROMアドレスを指定することができます。このアドレス指定には、EEADRレジスタの8ビットのうち6ビットだけ(EEADR<5:0>)を使用します。このレジスタのビットはパワーアップ時には初期設定されません。

EEADR<7:6>ビットをクリアすると、デバイスの最大IDD下がります。仕様の記載値は400μsです。EEADR<7:6>がクリアされているときの最大電流は約150μAです。


PICシリーズ用プリント基板

- ☆ワンチップRISCライクプロセッサPICシリーズ専用基板です
- ☆PICチップ、電源、I/Oコネクタ周りは全て専用のプリントパターンとなっています
- ☆29×13グリットのユニバーサルエリアを設けてあるのでマイコン制御機器の開発・製作に最適です
- ☆PIC16C54, 56, 71, 84 (18ピン) 回路とPIC16C55, 57 (28ピン) 回路とを同時に使用することができます。

One Chip RISC-like Processor
PICシリーズ用プリント基板 NEWタイプ


- ★ワンチップRISCライクプロセッサPICシリーズ用プリント基板が、新しく使いやすくなりました。
- ★RS232通信ができるようにAD232(MAX232C位コンバータ版)・コンデンサ・Dsubコネクタが付けられるようになりました。また、パルル通信用にDsub25Pコネクタが付けられるようになりました。
- ★PICチップ・電源・I/Oコネクタは、全て専用パターンになっています。
- ★ユニバーサルエリアを設けてあるのでマイコン制御機器の開発・製作に最適です。

〈図1：部品配置図〉




- U1 : PIC16C54, 56, 71, 84
- U2 : PIC16C55, 57
- U3 : AD232 レベルコンバータIC
- X1, X2 : 水晶振動子またはセラミック発振子
- C1~C4 : 発振用コンデンサ (5~27pF)
- C5, C6 : 電源用コンデンサ (0.1~33μF)
- C7~C11 : AD232用外付コンデンサ (1μF)
- J1, J2 : PIC-IC 入出力コネクタ端子26P
- J3 : パラレル用Dsub25Pコネクタ
- J4 : シリアル用Dsub9Pコネクタ

〈図2：J1, J2コネクタピン配置〉




〈図3：シリアル回路図〉



RS232シリアル通信のビットレート作成について

◆J4のピン配層は、モデム等と同じDCE側(回線終端接続側)になっています。コンピュータ等と同じDTE側(データ端末装置側)でご使用になる場合は、基板コネクタ間の配線をクリックしてご使用ください。

〈AKIプラチナキットでは次の部品が追加されます〉




PIC16C84使用 AKI-PICプラチナキット

- ☆PIC16C84を使用したワンボードマイコンキットです
- ☆X'tal, CR等、周辺回路パーツ付属
- ☆プログラム書込に関する資料とライター用のパーツ、また、アセンブラ、シュミレータ等のソフトが付属

技術資料
専用基板

一式付属 ¥3,000.

〔信号例〕



通信速度300~19200 (BIT/SEC)の場合の1ビットの長さ(μs)は、表1になります。

〔表1 1ビットの長さ〕

通信速度 (BIT/SEC)	300	600	1200	2400	4800	9600	19200
1ビットの長さ(μs)	3333	1667	833	417	208	104	52

PICシリーズで1ビットの長さをカウントして作る場合は、各クリスタルによる必要なカウント数は、表2になります。

〔表2 カウント数〕

通信速度 (BIT/SEC)	300	600	1200	2400	4800	9600	19200
クリスタル	1MHz	833	417	208	104	52	26
	4MHz	3333	1667	833	417	208	104
	8MHz	6666	3333	1667	833	417	208
	10MHz	8333	4167	2083	1041	521	260

〔ソフト例1〕

```
MOV RS_COUNT, #BIT_LEN      ;10MHz, 96000bps 260:4-65
LOOP NOP                      ;NOPの数で調整する。
DJNZ RS_COUNT, :LOOP
RET
```

〔ソフト例2〕

```
MOVLW BIT_LEN                ;10MHz, 96000bps 260:4-65
MOVIW RS_COUNT
LOOP NOP                      ;NOPの数で調整する。
DECFSZ RS_COUNT, 1
GOTO LOOP
RET
```

この例以外にもRISCを使用する方法もあります。

キバンのみ
技術資料付 1枚 ¥500.

7.0 命令セットの概要

PIC16CXXの命令はすべて14ビットワードで、命令の種類を指定するOPCODEの部分と、命令の実行方法を詳細に指定する1個または2個以上のオペランドの部分から成り立っています。表7-2には、PIC16CXXの命令セットの概要を、バイト対応、ビット対応、リテラルおよびコントロール操作に分けてリストしてあります。表7-1には、OPCODEフィールドの説明をまとめました。

バイト対応の命令では、“f”をファイルレジスタの指名子、“d”を宛先の指名子として使います。ファイルレジスタ指名子では、命令で使用するファイルレジスタを指定します。

宛先指定子では、命令の実行結果を格納する場所を指定します。“d”がゼロの場合、結果はWレジスタに格納されます。“d”が1の場合、結果は命令で指定されたファイルレジスタに格納されます。

ビット対応の命令では、ビットフィールド指名子“b”を使って、この命令実行によって影響を受けるビットの番号を選択します。また、ファイル番号指定子“f”を使って、そのビットが置かれているファイルの番号を指定します。

リテラルおよびコントロール命令では、“k”を使って8ビットまたは11ビットの定数やリテラル値を指定します。

命令セットは非常に直文的で、次の3つの基本カテゴリーに分類されます。

- ・ バイト対応の命令
- ・ ビット対応の命令
- ・ リテラルおよびコントロール命令

すべての命令は基本的には1つのシングル命令サイクルの中で実行されますが、命令を実行した結果、条件付きテストの結果が真になったり、プログラムカウンタが変化したりすると、その命令の実行に2命令サイクルかかります。この場合、2番目のサイクルはNOPとして実行されます。1命令サイクルは4つのオシレータ周期から成ります。したがって、オシレータ周波数が4MHzの場合、通常の命令実行時間は1μsになります。命令を実行した結果、条件付きテストの結果が真になったり、プログラムカウンタが変化したりすると、命令実行時間は2μsになります。

表7-2に、MPASMアセンブラが認識する命令のリストを示します。

図7-1には、命令が取ることができる3つの一般的なフォーマットを示します。

注意、特定のPIC16CXX製品との上位互換性を維持するために、OPTION命令とTRIS命令は使用しないでください。

表7.1 OPCODEフィールドの説明

フィールド	説明
f	レジスタファイルのアドレス (0x00~0x7F)
w	ワーキングレジスタ (アキュムレータ)
b	8ビットのファイルレジスタの中のビットのアドレス
k	リテラルフィールド、定数データ、または、ラベル
x	無効ロケーション (=0または1) アセンブラはx=0を伴うコードを生成。これはあらゆるソフトウェアツールとの互換性を確保するために推奨されている形式です。
d	宛先指定子; d=0ならば結果をWに格納、 d=1ならばファイルレジスタfに格納。 デフォルトはd=1
label	ラベル名
TOS	最上位スタック
PC	プログラムカウンタ
PCLATH	プログラムカウンタのハイラッチ
GIE	グローバル割り込みイネーブルビット
WDT	ウォッチドッグタイマ/カウンタ
TO	タイムアウトビット
PD	パワーダウンビット
dest	宛先 (Wレジスタまたは指定レジスタファイルのロケーション)
[]	オプション
()	内容
→	割当て先
< >	レジスタビットフィールド
e	セットを表わす。
イタリック	ユーザ定義用語

本書のすべての例では、次のフォーマットで16進数を表わします。

0xhh

上記フォーマットのhは16進数を表わします。

図7.1 命令の一般的なフォーマット




表7.2 命令セット

ニーモニック オペランド	説明	サイクル	14ビットのOPCODE		影響を受ける ステータス	注意事項
			msb	lsb		
バイト対応のファイルレジスタ命令						
ADDWF	f, d Add W and f	1	00	0111 dfff ffff	C, DC, Z	1, 2
ANDWF	f, d AND W and f	1	00	0101 dfff ffff	Z	1, 2
CLRF	f Clear f	1	00	0001 1fff ffff	Z	2
CLRW	- Clear W	1	00	0001 0xxx xxxxx	Z	
COMF	f, d Complement f	1	00	1001 dfff ffff	Z	1, 2
DECF	f, d Decrement f	1	00	0011 dfff ffff	Z	1, 2
DECFSZ	f, d Decrement f, Skip if 0	1(2)	00	1011 dfff ffff		1, 2, 3
INCF	f, d Increment f	1	00	1010 dfff ffff	Z	1, 2
INCFSZ	f, d Increment f, Skip if 0	1(2)	00	1111 dfff ffff		1, 2, 3
IORWF	f, d Inclusive OR W and f	1	00	0100 dfff ffff	Z	1, 2
MOVF	f, d Move f	1	00	1000 dfff ffff	Z	1, 2
MOVWF	f Move W to f	1	00	0000 1fff ffff		
NOP	- No Operation	1	00	0000 0xxx0 0000		
RLF	f, d Rotate left f through carry	1	00	1101 dfff ffff	C	1, 2
RRF	f, d Rotate right f through carry	1	00	1100 dfff ffff	C	1, 2
SUBWF	f, d Subtract W from f	1	00	0010 dfff ffff	C, DC, Z	1, 2
SWAPF	f, d Swap halves f	1	00	1110 dfff ffff		1, 2
XORWF	f, d Exclusive OR W and f	1	00	0110 dfff ffff	Z	1, 2
ビット対応のファイルレジスタ命令						
BCF	f, b Bit Clear f	1	01	00bb bfff ffff		1, 2
BSF	f, b Bit Set f	1	01	01bb bfff ffff		1, 2
BTFSC	f, b Bit Test f, Skip if Clear	1(2)	01	10bb bfff ffff		3
BTFSS	f, b Bit Test f, Skip if Set	1(2)	01	11bb bfff ffff		3
リテラルおよびコントロール命令						
ADDLW	k Add literal to W	1	11	111x kkkk kkkk	C, DC, Z	
ANDLW	k AND literal to W	1	11	1001 kkkk kkkk	Z	
CALL	k Call subroutine	2	10	0kkk kkkk kkkk		
CLRWDI	- Clear watchdog timer	1	00	0000 0110 0100	TO, PD	
GOTO	k Go to address	2	10	1kkk kkkk kkkk		
IORLW	k Inclusive OR literal to W	1	11	1000 kkkk kkkk	Z	
MOVLW	k Move literal to W	1	11	00xx kkkk kkkk		
RETFIE	- Return from interrupt	2	00	0000 0000 1001		
RETLW	k Return with literal in W	2	11	01xx kkkk kkkk		
RETURN	- Return from subroutine	2	00	0000 0000 1000		
SLEEP	- Go into standby mode	1	00	0000 0110 0011	TO, PD	
SUBLW	k Subtract W from literal	1	11	110x kkkk kkkk	C, DC, Z	
XORLW	k Excl. OR literal to W	1	11	1010 kkkk kkkk	Z	

- 注意: 1. Wレジスタがそれ自身の働きによって変更されると (MOVWF PORTB, 1 など)、ピン自体の上には存在する値が使用されることとなります。たとえば、入力として構成されているピンのデータラッチが "1" の場合、外部デバイスによってローに引かれると、データ "0" が書き戻されることとなります。
2. この命令を TMR0 レジスタに対して実行すると (さらに、宛先の指定が可能な場合には d=1 が指定されていると)、TMR0 に割り当てられているプリスケアラがクリアされます (プリスケアラが割り当てられているときのみ)。
3. プログラムカウンタ (PC) が変化したり、条件付きテストの結果が真になったりすると、命令の実行に 2 サイクルかかります。2 番目のサイクルは NOP として実行されます。

7.1 命令の説明

ADDLW Add Literal to W

Syntax: [label] ADDLW k
 Operands: $0 \leq k \leq 255$
 Operation: $(W) + k \rightarrow W$
 Status Affected: C, DC, Z

Encoding:

11	111X	kkkk	kkkk
----	------	------	------

Description: Wレジスタの内容を8ビットのリテラル "k" に加え、この結果をWレジスタに書き込みます。

Words: 1
 Cycles: 1

Example: ADDLW 0x15
 命令実行前
 W = 0x10
 命令実行後
 W = 0x25

ANDLW AND Literal and W

Syntax: [label] ANDLW k
 Operands: $0 \leq k \leq 255$
 Operation: $(W) \text{ AND } (k) \rightarrow W$
 Status Affected: Z

Encoding:

11	1001	kkkk	kkkk
----	------	------	------

Description: Wレジスタの内容と8ビットのリテラル "k" のANDを取り、結果をWレジスタに書き込みます。

Words: 1
 Cycles: 1

Example: ANDLW 0x5F
 命令実行前
 W = 0xA3
 命令実行後
 W = 0x03

ADDWF ADD W to f

Syntax: [label] ADDWF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(W) + (f) \rightarrow (\text{dest})$
 Status Affected: C, DC, Z

Encoding:

00	0111	ffff	ffff
----	------	------	------

Description: Wレジスタの内容をレジスタ "f" に加え、この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。

Words: 1
 Cycles: 1

Example: ADDWF FSR, 0
 命令実行前
 W = 0x17
 FSR = 0xC2
 命令実行後
 W = 0xD9
 FSR = 0xC2

ANDWF AND W with f

Syntax: [label] ANDWF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(W) \text{ AND } (f) \rightarrow \text{dest}$
 Status Affected: Z

Encoding:

00	0101	ffff	fff
----	------	------	-----

Description: Wレジスタとレジスタ "f" のANDを取り、この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。

Words: 1
 Cycles: 1

Example: ANDWF FSR, 1
 命令実行前
 W = 0x17
 FSR = 0xC2
 命令実行後
 W = 0x17
 FSR = 0x02

BCF **Bit Clear f**

Syntax: [label] BCF f,b
 Operands: 0 ≤ f ≤ 127
 0 ≤ b ≤ 7
 Operation: 0 → f
 Status Affected: None
 Encoding:

01	00bb	bfff	ffff
----	------	------	------

 Description: レジスタ "f" のビット "b" を0にリセットします。
 Words: 1
 Cycles: 1
 Example: BCF FLAG_REG, 7
 命令実行前
 FLAG_REG = 0xC7
 命令実行後
 FLAG_REG = 0x47

BSF **Bit Set f**

Syntax: [label] BSF f,b
 Operands: 0 ≤ f ≤ 127
 0 ≤ b ≤ 7
 Operation: 1 → f
 Status Affected: None
 Encoding:

01	01bb	bfff	ffff
----	------	------	------

 Description: レジスタ "f" のビット "b" を1にセットします。
 Words: 1
 Cycles: 1
 Example: BSF FLAG_REG, 7
 命令実行前
 FLAG_REG = 0x0A
 命令実行後
 FLAG_REG = 0x8A

BTFSC **Bit Test, skip If Clear**

Syntax: [label] BTFSC f,b
 Operands: 0 ≤ f ≤ 127
 0 ≤ b ≤ 7
 Operation: skip if (f) = 0
 Status Affected: None
 Encoding:

01	10bb	bfff	ffff
----	------	------	------

 Description: レジスタ "f" のビット "b" が0であれば、次の命令を飛ばします。
 ビット "b" が0であれば、現在の命令を実行中にフェッチされた次の命令が廃棄され、これを2サイクル目に命令にする代わりにNOPを実行します。
 Words: 1
 Cycles: 1(2)
 Example: HERE BTFSC FLAG, 1
 FALSE GOTO PROCESS_CODE
 TRUE .
 .
 .
 命令実行前
 PC = address HERE
 命令実行後
 #FLAG<1> = 0, PC = address TRUE
 #FLAG<1> = 1, PC = address FALSE

BTFSS **Bit Test, skip If Set**

Syntax: [label] BTFSS f,b
 Operands: 0 ≤ f ≤ 127
 0 ≤ b ≤ 7
 Operation: skip if (f) = 1
 Status Affected: None
 Encoding:

01	11bb	bfff	ffff
----	------	------	------

 Description: レジスタ "f" のビット "b" が1であれば、次の命令を飛ばします。
 ビット "b" が0であれば、現在の命令を実行中にフェッチされた次の命令が廃棄され、これを2サイクル目に命令にする代わりにNOPを実行します。
 Words: 1
 Cycles: 1(2)
 Example: HERE BTFSS FLAG, 1
 FALSE GOTO PROCESS_CODE
 TRUE .
 .
 .
 命令実行前
 PC = address HERE
 命令実行後
 #FLAG<1> = 0, PC = address FALSE
 #FLAG<1> = 1, PC = address TRUE

CALL Subroutine Call

Syntax: [label] CALL k

Operands: $0 \leq k \leq 2048$

Operation: (PC) + 1 → TOS,
k → PC < 10:0 >,
(PCLATH < 4:3 >) → PC < 12:11 >.

Status Affected: None

Encoding:

10	0kkk	kkkkk	kkk
----	------	-------	-----

Description: サブルーチンコール。まずリターンアドレス (PC+1) をスタックに押し込み、11ビットの即値アドレスをPCビット<10:0>にロードします。その後、PCLATH (f03) をPCの上位ビットにロードします。CALLは2サイクルの命令です。

Words: 1

Cycles: 2

Example: HERE CALL THERE

命令実行前
PC = Address HERE

命令実行後
PC = Address THERE
TOS = Address HERE

CLRW Clear W Register

Syntax: [label] CLRW

Operands: None

Operation: 00h → (W)
1 → Z

Status Affected: Z

Encoding:

00	0001	0XXX	X0XX
----	------	------	------

Description: Wレジスタをクリアし、Zeroビット (Z) をセットします。

Words: 1

Cycles: 1

Example: CLRW

命令実行前
W = 0x5A

命令実行後
W = 0x00
Z = 1

CLRF Clear f

Syntax: [label] CLRF f

Operands: $0 \leq f \leq 127$

Operation: 00h → f
1 → Z

Status Affected: Z

Encoding:

00	0001	1FFF	FFFF
----	------	------	------

Description: レジスタ "f" の内容をクリアし、Zビットをセットします。

Words: 1

Cycles: 1

Example: CLRF FLAG_REG

命令実行前
FLAG_REG = 0x5A

命令実行後
FLAG_REG = 0x00
Z = 1

CLRWDW Clear Watchdog Timer

Syntax: [label] CLRWDW

Operands: None

Operation: 00h → WDT,
0 → WDT prescaler,
1 → TO
1 → PD

Status Affected: TO, PD

Encoding:

00	0000	0110	0100
----	------	------	------

Description: ウォッチドッグタイマをリセットし、そのWDTに付いているプリスケールもリセットします。ステータスビットTOとPDをセットします。

Words: 1

Cycles: 1

Example: CLRWDW

命令実行前
WDT counter = ?

命令実行後
WDT counter = 0x00
WDT prescale = 0
TO = 0
PD = 0

COMF Complement f

Syntax: [label] COMF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(f) \rightarrow (\text{dest})$
 Status Affected: Z
 Encoding:

00	1001	dfff	ffff
----	------	------	------

 Description: レジスタ "f" の内容の補数を取り、この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。
 Words: 1
 Cycles: 1
 Example: COMF REG1, 0

命令実行前
 REG1 = 0x13
 命令実行後
 REG1 = 0x13
 W = 0xEC

DECFSZ Decrement f, skip if 0

Syntax: [label] DECFSZ f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(f) - 1 \rightarrow d$; skip if result = 0
 Status Affected: None
 Encoding:

00	1011	dfff	ffff
----	------	------	------

 Description: レジスタ "f" の内容を減らし、この結果を、d=0であれば Wレジスタに、d=1であればレジスタ "f" に書き戻します。
 結果が 0 の場合は、既にフェッチされている次の命令を廃棄し、この代わりにNOPを実行します。DECFSZ は2サイクルの命令です。
 Words: 1
 Cycles: 1 (2)
 Example: HERE DECFSZ CNT, 1
 GOTO LOOP
 CONTINUE .
 .
 .

命令実行前
 PC = address HERE
 命令実行後
 CNT = CNT - 1
 # CNT = 0, PC = address CONTINUE
 # CNT ≠ 0, PC = address HERE + 1

DECf Decrement f

Syntax: [label] DECf f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(f) - 1 \rightarrow (\text{dest})$
 Status Affected: Z
 Encoding:

00	0011	dfff	ffff
----	------	------	------

 Description: レジスタ "f" を減らし、この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。
 Words: 1
 Cycles: 1
 Example: DECf CNT, 1

命令実行前
 CNT = 0x01
 Z = 0
 命令実行後
 CNT = 0x00
 Z = 1

GOTO Unconditional Branch

Syntax: [label] GOTO k
 Operands: $0 \leq k \leq 2048$
 Operation: $k \rightarrow PC\langle 10:0 \rangle$,
 $(PCLATH\langle 4:3 \rangle) \rightarrow PC\langle 12:11 \rangle$
 Status Affected: None
 Encoding:

10	1kkk	kkkk	kkkk
----	------	------	------

 Description: 無条件の分岐命令。まず11ビットの即値をPCビット<10:0>にロードし、次にPCLATH<4:3>をPCの上位ビットにロードします。GOTOは2サイクルの命令です。
 Words: 1
 Cycles: 2
 Example: GOTO THERE

命令実行後
 PC = Address of THERE

INCF Increment f

Syntax: [label] INCF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(f) + 1 \rightarrow (\text{dest})$
 Status Affected: Z
 Encoding:

00	1010	dffff	fff
----	------	-------	-----

 Description: レジスタ "f" を減分し、この結果を、
 $d=0$ であればWレジスタに、 $d=1$ であればレジスタ "f" に書き戻します。
 Words: 1
 Cycles: 1
 Example: INCF CNT, 1
 命令実行前
 CNT = 0xFF
 Z = 0
 命令実行後
 CNT = 0x00
 Z = 1

IORLW Inclusive OR Literal with W

Syntax: [label] IORLW k
 Operands: $0 \leq k \leq 255$
 Operation: $(W) .OR. (k) \rightarrow (W)$
 Status Affected: Z
 Encoding:

11	1000	kkkk	kkkk
----	------	------	------

 Description: Wレジスタの内容と8ビットのリテラル "k" のORを取り、この結果をWレジスタに書き戻します。
 Words: 1
 Cycles: 1
 Example: IORLW 0x35
 命令実行前
 W = 0x9A
 命令実行後
 W = 0xBF

INCFSZ Increment f, skip if 0

Syntax: [label] INCFSZ f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(f) + 1 \rightarrow (\text{dest}), \text{ skip if result} = 0$
 Status Affected: None
 Encoding:

00	1111	dfff	ffff
----	------	------	------

 Description: レジスタ "f" の内容を増分し、この結果を、 $d=0$ であればWレジスタに、 $d=1$ であればレジスタ "f" に書き戻します。
 結果が0の場合は、既にフェッチされている次の命令を廃棄し、この代わりにNOPを実行します。INCFSZは2サイクルの命令です。
 Words: 1
 Cycles: 1 (2)
 Example: HERE INCFSZ CNT, 1
 GOTO LOOP
 CONTINUE
 .
 .
 .
 命令実行前
 PC = address HERE
 命令実行後
 CNT = CNT + 1
 ; CNT = 0, PC = address CONTINUE
 ; CNT \neq 0, PC = address HERE + 1

IORWF Inclusive OR W with f

Syntax: [label] IORWF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $(W) .OR. (f) \rightarrow (\text{dest})$
 Status Affected: Z
 Encoding:

00	0100	dfff	ffff
----	------	------	------

 Description: Wレジスタとレジスタ "f" の包含的ORを取り、この結果を、 $d=0$ であればWレジスタに、 $d=1$ であればレジスタ "f" に書き戻します。
 Words: 1
 Cycles: 1
 Example: IORWF RESULT, 0
 Before Instruction
 RESULT = 0x13
 W = 0x91
 After Instruction
 RESULT = 0x13
 W = 0x93

MOVLW **Move Literal to W**

Syntax: [label] MOVLW k

Operands: 0 ≤ k ≤ 255

Operation: k → (W)

Status Affected: None

Encoding:

11	00XX	kkkk	kkkk
----	------	------	------

Description: 8ビットのリテラル "k" をWレジスタにロードします。

Words: 1

Cycles: 1

Example: MOVLW 0x5A

 命令実行後
 W = 0x5A

MOVWF **Move W to f**

Syntax: [label] MOVWF f

Operands: 0 ≤ f ≤ 127

Operation: (W) → (f)

Status Affected: None

Encoding:

00	0000	1fff	ffff
----	------	------	------

Description: Wレジスタからレジスタ "f" にデータを移動します。

Words: 1

Cycles: 1

Example: MOVWF OPTION

 命令実行前
 OPTION = 0xFF
 W = 0x4F

 命令実行後
 OPTION = 0x4F
 W = 0x4F

MOVF **Move f**

Syntax: [label] MOVF f,d

Operands: 0 ≤ f ≤ 127
 d ∈ {0,1}

Operation: (f) → (dest)

Status Affected: Z

Encoding:

00	1000	dfff	ffff
----	------	------	------

Description: レジスタ "f" の内容を宛先 "d" に移動します。d=0であれば宛先はWレジスタです。d=1であれば宛先はファイルレジスタ "f" 自体ですが、このときステータスフラグZが変化するので、ファイルレジスタのテストに便利です。

Words: 1

Cycles: 1

Example: MOVF FSR, 0

 命令実行後
 W = value in FSR register

NOP **No Operation**

Syntax: [label] NOP

Operands: None

Operation: No operation

Status Affected: None

Encoding:

00	0000	0xx0	0000
----	------	------	------

Description: 何の操作も行われません。

Words: 1

Cycles: 1

Example: NOP

OPTION Load Option Register

Syntax: [label] OPTION

Operands: None

Operation: W → OPTION;

Status Affected: None

Encoding:

00	0000	0110	0010
----	------	------	------

Description: Wレジスタの内容をOPTIONレジスタにロードします。これは、PIC16C5X製品とのコード互換性を保つために用意された命令です。OPTIONはリードとライトの両方が可能なレジスタで、ユーザはこのレジスタを直接アドレス指定できません。

Words: 1

Cycles: 1

Example:

将来のPIC16CXX製品との上位互換性を維持するために、この命令は使わないでください。

RETLW Return Literal to W

Syntax: [label] RETLW k

Operands: $0 \leq k \leq 255$

Operation: $k \rightarrow W$; TOS → PC;

Status Affected: None

Encoding:

11	01XX	kkkk	kkkk
----	------	------	------

Description: まず8ビットのリテラル“k”をWレジスタにロードし、次にプログラムカウンタにスタックのトップ（リターンアドレス）をロードします。これは2サイクルの命令です。

Words: 1

Cycles: 2

Example:

```
CALL TABLE ; W contains table offset
                ; value
                ; W now has table value
.
.
.
```

```
TABLE ADDWF PC ; W = offset
      RETLW k1 ; Begin table
      RETLW k2 ;
      .
      .
      RETLW kn ; End of table
```

命令実行前

W = 0x07

命令実行後

W = value of k7

RETFIE Return from Interrupt

Syntax: [label] RETFIE

Operands: None

Operation: TOS → PC,
1 → GIE;

Status Affected: None

Encoding:

00	0000	0000	1001
----	------	------	------

Description: 割り込みからの復帰。まずスタックをポップアップし、次にスタックのトップ（TOS）をPCにロードします。その後、GIEビットをセットして割り込みをイネーブルにしてください。GIEはグローバル割り込みイネーブルビットです（INTCON<7>）。RETFIEは2サイクルの命令です。

Words: 1

Cycles: 2

Example:

```
RETFIE
割り込み後
PC = TOS
GIE = 1
```

RETURN Return from Subroutine

Syntax: [label] RETURN

Operands: None

Operation: TOS → PC;

Status Affected: None

Encoding:

00	0000	0000	1000
----	------	------	------

Description: サブルーチンからの復帰。まずスタックをポップアップし、次にスタックのトップ（TOS）をプログラムカウンタにロードします。これは2サイクルの命令です。

Words: 1

Cycles: 2

Example:

```
RETURN
割り込み後
PC = TOS
```

RLF Rotate Left f through Carry

Syntax: [label] RLF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $f\langle n \rangle \rightarrow d\langle n+1 \rangle$, $f\langle 7 \rangle \rightarrow C$, $C \rightarrow d\langle 0 \rangle$;

Status Affected: C

Encoding:

00	110	dfff	ffff
----	-----	------	------

Description: レジスタ "f" の内容をキャリーフラグを通過して1ビット左に回転します。この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。



Words: 1
 Cycles: 1
 Example: RLF REG1,0

命令実行前
 REG1 = 11100110
 C = 0

命令実行後
 REG1 = 11100110
 W = 11001100
 C = 1

RRF Rotate Right f through Carry

Syntax: [label] RRF f,d
 Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$
 Operation: $f\langle n \rangle \rightarrow d\langle n-1 \rangle$,
 $f\langle 0 \rangle \rightarrow C$,
 $C \rightarrow d\langle 7 \rangle$;

Status Affected: C

Encoding:

00	1100	dfff	ffff
----	------	------	------

Description: レジスタ "f" の内容をキャリーフラグを通過して1ビット右に回転します。この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。



Words: 1
 Cycles: 1
 Example: RRF REG1,0

命令実行前
 REG1 = 11100110
 C = 0

命令実行後
 REG1 = 11100110
 W = 01110011
 C = 1

SLEEP

Syntax: [label] SLEEP
 Operands: None
 Operation: 00h → WDT,
 0 → WDT prescaler
 1 → TO,
 0 → PD

Status Affected: TO, PD

Encoding:

00	0000	0110	0011
----	------	------	------

Description: パワーダウンステータスビット (PD) をクリアし、タイムアウトステータスビット (TO) をセットし、ウォッチドッグタイマとそのプリスケアラをクリアします。

オシレータの停止と共に、プロセッサはSLEEPモードに入ります。詳しくはSLEEPモードの章をご覧ください。

Words: 1
 Cycles: 1
 Example: SLEEP

SUBLW Subtract W from Literal

Syntax: [label] SUBLWk
 Operands: $0 \leq k \leq 255$
 Operation: $k - (W) \rightarrow (W)$
 Status Affected: C, DC, Z

Encoding:

11	110X	kkkk	kkkk
----	------	------	------

Description: 8ビットのリテラル "k" からWレジスタの内容を(2の補数を使って)引きます。この結果をWレジスタに書き込みます。

Words: 1
 Cycles: 1
 Example 1: SUBLW 0X02

命令実行前
 W = 1
 C = ?
 命令実行後
 W = 1
 C = 1 ; result is positive

Example 2: 命令実行前
 W = 3
 C = ?

命令実行後
 W = FF
 C = 0 ; result is negative

SUBWF Subtract W from f

Syntax: [label] SUBWF f,d

Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$

Operation: $(f)-(W) \rightarrow (\text{dest})$

Status Affected: C, DC, Z

Encoding:

00	0010	dfff	ffff
----	------	------	------

Description: レジスタ "f" から W レジスタの内容を (2の補数を使って) 引きます。この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き込みます。

Words: 1

Cycles: 1

Example 1: SUBWF REG1,1
 命令実行前
 REG1 = 0
 W = 1
 C = ?
 命令実行後
 REG1 = FF
 W = 1
 C = 0 ; 結果は負

Example 2: 命令実行前
 REG1 = FF
 W = 0
 C = ?
 命令実行後
 REG1 = FF
 W = 0
 C = 1 ; 結果は正

SWAPF Swap f

Syntax: [label] SWAPF f,d

Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$

Operation: $f\langle 0:3 \rangle \rightarrow d\langle 4:7 \rangle$,
 $f\langle 4:7 \rangle \rightarrow d\langle 0:3 \rangle$;

Status Affected: None

Encoding:

00	1110	dfff	ffff
----	------	------	------

Description: レジスタ "f" の上位ビットと下位ビットを入れ替えます。この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き込みます。

Words: 1

Cycles: 1

Example: SWAPF REG, 0
 命令実行前
 REG = 0xA5
 命令実行後
 REG = 0xA5
 W = 0x5A

TRIS Load TRIS Register

Syntax: [label] TRIS f

Operands: $5 \leq f \leq 7$

Operation: $W \rightarrow \text{TRIS register } f$;

Status Affected: None

Encoding:

00	0000	0110	0fff
----	------	------	------

Description: これは、PIC16C5X製品とのコード互換性を保つために用意された命令です。TRISレジスタはリードとライトの両方が可能で、ユーザはこのレジスタを直接アドレス指定できます。

Words: 1

Cycles: 1

Example:

将来のPIC16CXX製品との上位互換性を維持するために、この命令は使わないでください。

XORLW Exclusive OR literal with W

Syntax: [label] XORLW k

Operands: $0 \leq k \leq 255$

Operation: $(W) .XOR. k \rightarrow (W)$

Status Affected: Z

Encoding:

11	1010	kkkk	kkkk
----	------	------	------

Description: Wレジスタの内容と8ビットのリテラル "k" とのXORを取り、この結果をWレジスタに書き込みます。

Words: 1

Cycles: 1

Example: XORLW 0xAF
 命令実行前
 W = 0xB5
 命令実行後
 W = 0x1A

XORWF Exclusive OR W with f

Syntax: [label] XORWF f,d

Operands: $0 \leq f \leq 127$
 $d \in \{0,1\}$ Operation: (W) .XOR. (f) \rightarrow (dest)

Status Affected Z

Encoding:

00	0110	dfff	ffff
----	------	------	------

Description: Wレジスタの内容とレジスタ "f" のXORを取り、この結果を、d=0であればWレジスタに、d=1であればレジスタ "f" に書き戻します。

Words: 1

Cycles: 1

Example: XORWF REG, 1

命令実行前

REG = 0xAF

W = 0xB5

命令実行後

REG = 0x1A

W = 0xB5

9.0 電気的特性

絶対最大定格*

バイアス時間圏温度	-55 から +125°C
保存温度	-65°C から +150°C
V _{SS} に対する各ピンの電圧 (V _{DD} とMCLRを除く)	-0.6Vから V _{DD} +0.6V
V _{SS} に対するV _{DD} の電圧	0 から +7.5 V
V _{SS} に対するMCLRの電圧 (Note2)	0から +14 V
総合消費電力 (Note 1)	800 mW
V _{SS} ピンから流れ出す最大電流	150mA
V _{DD} ピンへ流れ込む最大電流	100mA
入力クランプ電流、I _{IK} (V _I < 0 または V _I > V _{DD})	±20mA
出力クランプ電流、I _{OK} (V _O < 0 または V _O > V _{DD})	±20mA
各I/Oピンの最大出力シンク電流	25mA
各I/Oピンの最大出力ソース電流	20mA
I/O PORTAの最大出力シンク電流	80mA
I/O PORTBの最大出力シンク電流	150mA
I/O PORTAの最大出力ソース電流	50mA
I/O PORTBの最大出力ソース電流	100mA

Notes: 1. 総合消費電力はパッケージに対して800mWを超えてはいけません。消費電力は次のように計算します:

$$P_{dis} = V_{DD} \times (I_{DD} - \sum I_{OH}) + \sum ((V_{DD} - V_{OH}) \times I_{OH}) + \sum (V_{OL} \times I_{OL})$$

2. MCLRピンでのV_{SS}以下のスパイク電圧は、80mA以上の電流も含めて、ラッチアップを起こすことがあります。したがって、MCLRピンにローレベルを与えるときは、そのピンを直接V_{SS}に引く代わりに50-100Ωの直列抵抗を使う必要があります。

*Notice: 「絶対最大定格」に記載されている値を超えたストレスを与えると、デバイスに対して永久的なダメージを与えることがあります。これはストレスに対する定格のみであって、その定格の動作表に示されている値以上の、またそれ以外の条件における、デバイスの機能動作、A C とD C のパラメータ定格の保証は意図していません。長期間、最大定格の条件においておくことはデバイスの信頼性に影響を与えます。

9.1 DC特性：PIC16C84-04 (民生用、産業用)
PIC16C84-10 (民生用、産業用)

DC特性		標準動作条件 (その他の条件は記載通り)				
		動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (産業用) $0^{\circ}\text{C} \leq T_A \leq +70^{\circ}\text{C}$ (民生用)				
		動作電圧 $V_{DD} = 4.0\text{V}$ から 6.0V				
Characteristic	Sym	Min	Typ (Note 1)	Max	Units	Conditions
Supply Voltage	V_{DD}	4.0		6.0	V	XT, RC and LP osc configuration HS osc configuration
		4.5		5.5	V	
RAM Data Retention Voltage (Note 2)	VDR		1.5		V	Device in SLEEP mode
VDD start voltage to guarantee Power-on Reset	VPOR		VSS		V	See Section 4.2 for details on power on reset
VDD rise rate to guarantee Power-on Reset	SVDD	0.05*			V/ms	See Section 4.2 for details on power on reset
Supply Current (Note 3)	I _{DD}		7.3	10	mA	F _{osc} = 4 MHz, V _{DD} = 5.5V during EEPROM programming F _{osc} = 4 MHz, V _{DD} = 5.5V (Note 5) F _{osc} = 32 KHz, V _{DD} = 4.0V, WDT disabled, LP osc configuration F _{osc} = 10 MHz, V _{DD} = 5.5V, HS osc configuration (PIC16C84-10 only)
			1.8	4.5	mA	
			35	400	μA	
			5	10	mA	
Power Down Current (Note 4)	I _{DD}		7	100	μA	V _{DD} = 4.0V, WDT enabled, -40°C to $+85^{\circ}\text{C}$ V _{DD} = 4.0V, WDT disabled, 0°C to $+70^{\circ}\text{C}$ V _{DD} = 4.0V, WDT disabled, -40°C to $+85^{\circ}\text{C}$
		1.0	100	μA		
		1.0	100	μA		

*これらのパラメータは標準的なもので、テストによって検証されたものではありません。

Note1: "Typical"と表示されている個々のデータは25°Cにおける評価を元にしています。このデータは設計の参考用のみで、Microchip Technologyでテストまたは保証をしていません。

Note2: SLEEPモード時にRAMデータを失うことなくV_{DD}が低下できる限界です。

Note3: 消費電流はおもに動作電圧と周波数に関係します。I/Oピンの負荷、スイッチングスピード、オシレータタイプ、内部コードの実行パターン、温度なども消費電流に影響を与えます。アクティブ動作モードにおけるI_{DD}測定のためのテスト条件は:

OSCIはV_{DD}とV_{SS}範囲内の外部矩形波;すべてのI/Oピンはトライステート、V_{DD}にプルアップ、TOCKI= V_{DD}、MCLR = V_{DD}; WDTは指示されているとおりにイネーブル/ディセーブルさせます。

Note4: SLEEPモード時のパワーダウン電流はオシレータタイプには無関係です。パワーダウン電流はチップがSLEEPモードで、すべてのI/Oピンがハイインピーダンス状態とし、V_{DD}とV_{SS}には電圧がかかっている状態で測定されます。

Note5: RCオシレータの設定では、R_{ext}の電流は含まれません。その抵抗からの電流は次の式から推定できます:

$$I_r = V_{DD}/2R_{ext} \text{ (mA)}, R_{ext} \text{ (外部プルアップ抵抗) はkオーム。}$$

9.3 DC特性: PIC16C84-04 (民生用、産業用)
 PIC16C84-10 (民生用、産業用)
 PIC16LC84-04 (民生用、産業用)

DC特性		標準動作条件 (その他の条件は記載通り)				
		動作温度		-40°C ≤ TA ≤ +85°C (産業用) 0°C ≤ TA ≤ +70°C (民生用)		
		動作電圧VDDの範囲はDC特性表9.1および9.2に記載の通り。				
Characteristic	Sym	Min	Typ (Note 1)	Max	Units	Conditions
Input Low Voltage I/O ports RB<7:4> MCLR, T0CKI OSC1 (in RC configuration) OSC1 (in XT, HS and LP configuration)	V _{IL}	V _{SS} V _{SS} V _{SS} V _{SS} V _{SS}		0.2 V _{DD} 0.2 V _{SS} 0.6 V _{SS} 0.2 V _{DD} 0.1 V _{DD} 0.3 V _{DD}	V V V V V V	2.0V ≤ V _{DD} ≤ 3.0V V _{DD} ≥ 3.0V Note 2
Input High Voltage I/O ports MCLR, T0CKI, OSC1 (in RC configuration) OSC1 (XT, HS and LP configuration)	V _{IH}	2.0 0.7 V _{DD} 0.85 V _{DD} 0.7 V _{DD}		V _{DD} V _{DD} V _{DD}	V V V	V _{DD} ≤ 5.5V (note 5) For entire V _{DD} range (note 5) Note 2
Input Leakage Current (Notes 3, 4) I/O ports RA, RB MCLR, T0CKI OSC1	I _L			±1 ±5 ±5	μA μA μA	V _{SS} ≤ V _{PIH} ≤ V _{DD} , Pin at hi-impedance V _{SS} ≤ V _{PIH} ≤ V _{DD} V _{SS} ≤ V _{PIH} ≤ V _{DD} , XT, HS and LP osc configuration
PortB Weak Pull-up Current	I _{PU}	50*	250*	400*	μA	V _{PIH} = V _{SS} , V _{DD} = 5.0V
Output Low Voltage I/O Ports OSC2/CLKOUT (RC osc configuration)	V _{OL}			0.6 0.6 0.6 0.6	V V V V	I _{OL} = 8.5mA, V _{DD} = 4.5V, -40°C to +85°C I _{OL} = 6.0mA, V _{DD} = 4.5V, -40°C to +125°C I _{OL} = 1.6mA, V _{DD} = 4.5V, -40°C to +85°C I _{OL} = 1.2mA, V _{DD} = 4.5V, -40°C to +125°C
Output High Voltage I/O Ports (Note 4) OSC2/CLKOUT (RC osc configuration)	V _{OH}	V _{DD} -0.7 V _{DD} -0.7 V _{DD} -0.7 V _{DD} -0.7			V V V V	I _{OH} = -3.0mA, V _{DD} = 4.5V, -40°C to +85°C I _{OH} = -2.5mA, V _{DD} = 4.5V, -40°C to +125°C I _{OH} = -1.3mA, V _{DD} = 4.5V, -40°C to +85°C I _{OH} = -1.0mA, V _{DD} = 4.5V, -40°C to +125°C
Data EEPROM Endurance	E _d	100,000*	1,000,000			E/W cycles
V _{DD} for read/write Erase/write cycle time	V _{DRW} t _{dew}		Full V _{DD} range 10			ms
Program EEPROM Memory Endurance Erase/write cycle time V _{DD} for read V _{DD} for erase/write	E _p t _{pew} V _{pr} V _{pw}	100* 4.5	1000 10 Full V _{DD} range	5.5		E/W cycles ms V

前ページ参照

PIC16C84

9.4 AC特性: PIC16C84-04 (民生用、産業用)
 PIC16C84-10 (民生用、産業用)
 PIC16LC84-04 (民生用、産業用)

AC特性		標準動作条件 (その他の条件は記載通り)					
		動作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (産業用) $0^{\circ}\text{C} \leq T_A \leq +70^{\circ}\text{C}$ (民生用)					
		動作電圧 V_{DD} の範囲は DC 特性表 9.1 および 9.2 に記載の通り。					
Characteristic	Sym	Min	Typ (Note 1)	Max	Units	Conditions	
External CLOCKIN Frequency (Note 2)	Fosc	DC		2	MHz	XT, RC osc mode. $2V \leq V_{DD} \leq 6V$	
		DC		4	MHz	XT, RC osc mode. $3V \leq V_{DD} \leq 6V$	
		DC		10	MHz	HS osc mode (PIC16C84-10)	
		DC		200	KHz	LP osc mode	
Oscillator Frequency (Note 2)	Fosc	DC		2	MHz	RC OSC mode. $2V \leq V_{DD} \leq 6V$	
		DC		4	MHz	RC osc mode. $3V \leq V_{DD} \leq 6V$	
	0.1	0.1	2	4	MHz	XT osc mode. $2V \leq V_{DD} \leq 6V$	
				4	MHz	XT osc mode. $3V \leq V_{DD} \leq 6V$	
				10	MHz	HS osc mode (PIC16C84-10)	
DC		200	KHz	LP osc mode			
Instruction Cycle Time (Note 2)	Tcy	0.4	$4/F_{osc}$	DC	μs		
External Clock In Timing (Note 4) Clock in (OSC1) High or Low Time XT oscillator type XT oscillator type LP oscillator type HS oscillator type Clock in (OSC1) Rise or Fall Time XT oscillator type LP oscillator type HS oscillator type OSC1 high to CLKOUT low OSC1 high to CLKOUT high CLKOUT output rise time CLKOUT output fall time	T _{CKHL}	60°			ns	$V_{DD} = 2.0 - 3.0V$	
		50°			ns	$V_{DD} = 3.0 - 6.0V$	
		2°			μs		
		50°			ns		
	T _{CKFL}	25°				ns	
		50°				ns	
		25°				ns	
	T _{OSKOL}				TBD	ns	Note 6
	T _{OSKOH}				TBD	ns	Note 6
	T _{CKR}				TBD	ns	Note 6
	T _{CKF}				TBD	ns	Note 6
RESET Timing MCLR Pulse Width (low) MCLR Pulse Width (low)	T _{MCL}	350°			ns	$V_{DD} = 2.0 - 3.0V$	
		150°			ns	$V_{DD} = 3.0 - 6.0V$	
TMR0 Input Timing, No Prescaler TMR0 High Pulse Width TMR0 Low Pulse Width	T _{TRH} T _{RTL}	$0.5 T_{cy} + 20^{\circ}$			ns	Note 3	
		$0.5 T_{cy} + 20^{\circ}$			ns	Note 3	
TOCKI Input Timing, With Prescaler TOCKI High Pulse Width TOCKI High Pulse Width TOCKI Low Pulse Width TOCKI Low Pulse Width TOCKI Period	T _{TRH} T _{TRH} T _{RTL} T _{RTL} T _{TRP} N	50°			ns	$V_{DD} = 2.0 - 3.0V$	
		30°			ns	$V_{DD} = 3.0 - 6.0V$	
		50°			ns	$V_{DD} = 2.0 - 3.0V$	
		20°			ns	$V_{DD} = 3.0 - 6.0V$	
		$T_{cy} + 40^{\circ}$			ns	Note 3. Where N = prescale value (2, 4, ..., 256)	
Watchdog Timer Timeout Period (No Prescaler)	T _{WDT}	7°	18°	33°	ms	$V_{DD} = 5V, -40^{\circ}\text{C}$ to $+125^{\circ}\text{C}$	
OST/PWRT Timings Oscillation Start-up Timer Period Power-up timer period	T _{OST} T _{PWRT}		$1024 t_{osc}$		ms	$t_{osc} = \text{OSC1 period}$	
		28°	72°	32°	ms	$V_{DD} = 5V, -40^{\circ}\text{C}$ to $+125^{\circ}\text{C}$	

* これらのパラメータは標準的なもので、テストによって検証されたものではありません。

次ページ参照

9.4 AC特性: PIC16C84-04 (民生用、産業用)
 PIC16C84-10 (民生用、産業用)
 PIC16C84-04 (民生用、産業用)

AC特性		標準動作条件 (その他の条件は記置通り)				
		動作温度 $-40^{\circ}\text{C} \leq \text{TA} \leq +85^{\circ}\text{C}$ (産業用) $0^{\circ}\text{C} \leq \text{TA} \leq +70^{\circ}\text{C}$ (民生用)				
		動作電圧V _{DD} の範囲はDC特性表9.1および9.2に記載の通り。				
Characteristic	Sym	Min	Typ (Note 1)	Max	Units	Conditions
I/O Timing						
I/O Pin Input Valid Before CLKOUT↑	T _{ioV2setH}	0.30 T _{cy} + 30°			ns	Note 6
I/O Pin Input Hold After CLKOUT↑	T _{ohH2ioH}	0°			ns	Note 6
I/O Pin Output Valid After CLKOUT↓	T _{oh2ioV}			140°	ns	V _{DD} = 2.0 - 3.0V
I/O Pin Output Valid After CLKOUT↓	T _{oh2ioV}			75°	ns	V _{DD} = 3.0 - 3.0V
I/O Pin Input Valid Before OSC1 (I/O Setup Time)	T _{ioV2setH}	TBD				ns
OSC1↑ to I/O pin input invalid (I/O hold time)	T _{oh2ioH}	TBD				ns
OSC1↑ to I/O pin output valid	T _{oh2ioV}			TBD	ns	
I/O pin output rise time	T _{ioR}			TBD	ns	
I/O pin output fall time	T _{ioF}			TBD	ns	
Interrupt Timing						
INT pin high or low time	T _{inP}	20°			ns	
RB <7:4> input change time for interrupt to be recognized	T _{inP}	20°			ns	
Capacitive Loading Specs on Output Pins						
OSC2 pin	C _{osc2}			15°	pF	In XT, HS or LP modes when external clock is used to drive
All I/O pins and OSC2 (in RC mode)	C _{io}			50°	pF	OSC1

• これらのパラメータは標準的なもので、テストによって検証されたものではありません。

表9.4 の NOTE :

- Note 1: "Typical"と表示されている側のデータは25°Cにおける評価を元にしてあります。このデータは設計の参考用のみで、Microchip Technologyでテストまたは保証をしていません。
- Note 2: 命令サイクルの周期 (T_{cy}) は入力オシレータタイムの周期の4倍です。すべての規定されている値は、コードを実行しているデバイスの標準動作条件の、特定オシレータタイプに対する評価データを元にしてあります。これらの規定された限界を超えると、不安定なオシレータ動作や期待している電流以上になることがあります。すべてのデバイスはOSC1ピンに外部クロックを与え、"min."値でテストされています。外部クロック入力が使われたときは、"Max."サイクルタイムの限界はすべてのデバイスに対して"DC" (no clock)までです。
- Note 3: TMR0入力クロックに必要な条件の詳細な説明は5.4.2章をご覧ください。
- Note 4: Clock-in high-timeはクロック入力がV_{MOSC}かそれ以上になっている時間です。Clock-in low-timeはクロック入力V_{MOSC}かそれ以下になっている時間です。
- Note 5: すべてのACパラメータは、上記の容量性負荷を異してテストされた値、または、標準的な値です。
- Note 6: CLKOUTが可能なのはRCオシレータモードだけです。

9.5 ピンの電氣的等価回路

図9.5.1 IOピン (RA, RB) の電氣的等価回路




図9.5.2 MCLRピンとT0CKIピンの電氣的等価回路




図9.5.1と図9.5.2のNote: ダイオードによってグラウンドされたゲート、(つまり出力ドライバ) NMOSデバイスはESD (静電気放電) とEOS (電氣的オーバーストレス) に対して保護するために注意深く設計されています。Rinはさらに入力バッファをESDから保護するための最小抵抗です。

表 11.0.1 RCオシレータ周波数*

Cext	Rext	Average Fosc @ 5V, 25°C	
		Fosc	± %
20pf	3.3k	4.68 MHz	± 27%
	5.1k	3.94 MHz	± 25%
	10k	2.34 MHz	± 29%
	100k	250.16 KHz	± 33%
100pf	3.3k	1.49 MHz	± 25%
	5.1k	1.12 MHz	± 25%
	10k	620.31 KHz	± 30%
	100k	90.25 KHz	± 26%
300pf	3.3k	524.24 KHz	± 28%
	5.1k	415.52 KHz	± 30%
	10k	270.33 KHz	± 26%
	100k	25.37 KHz	± 25%

* PDIPパッケージで測定

ここに表示されているパーセントの変動は通常工程分布による部品間の変動です。表示されている変動は平均値から±3標準偏差です。

表 11.0.2 入力容量*

ピン名称	平均容量(pF)	
	18L PDIP	18L SOIC
RA port	5.0	4.3
RB port	5.0	4.3
MCLR	17.0	17.0
OSC1	4.0	3.5
OSC2/CLKOUT	4.3	3.5
RTCC	3.2	2.8

全容量値は25°Cにおける平均。±25% (3標準偏差) の部品間の変動を計算に入れておく必要があります。

10.0 タイミング・ダイアグラム

図10.0.1 T0CKIタイミング





図10.0.2 I/Oポートの入力/出カタイミング



Note 1: すべてのタイミングは、規定の容量性負荷を課してテストしてあります。

Note 2: CLKOUTが可能なのはPCオシレータモードだけです。

索引

絶対最大定格	50
AC 特性	54, 55
アドレス指定モード	7, 8
数値演算と論理演算ユニット (ALU)	11
アーキテクチャの概要	5
電圧低下保護	18
キャリ	9, 10
特性のグラフと表	58-67
クロック	6
コードプロテクション	22
PIC16CSXの上位互換性	4, 72
コンフィギュレーションヒューズ	22
DC 特性	51-53
開発のサポート	48-49
EECON1	33-34
EECON2	33-34
EEPROM データメモリ	33-34
電気的特性	50
特長	1
ID ロケーション	22
命令サイクル	6
命令セット	36-47
割込み	11, 12
概要	1
OPTIONレジスタ	32
オシレータ	19, 20
オシレータスタートアップタイム	15, 16
パッケージの形状	69-71
PD ビット (パワーダウンビット)	9, 10
ピン番号	1, 5
PIC16C84 ブロック図	2
PORTA	23
PORTB	25
パワーダウン	21
パワーオンリセット	15-18
パワーアップタイム	16, 17
プログラムカウンタ	7
プログラムメモリ	6
Programming information	65
クイックターンアラウンドプロダクション (QTP)	4
レジスタファイル	7, 8, 16
リセット	15, 16
タイム0	28-30
SLEEP	21
スタック	7
STATUSレジスタ	10
シリアルクイックターンアラウンド プロダクション (SQTP)	4
TO ビット (タイムアウトビット)	9, 10
ウォッチドッグタイム (WDT)	18
W レジスタ	11

商標


PIC は U.S. 国内に於ける Microchip Technology Incorporated の登録商標です。
 PICMASTER、PROMASTER は U.S. 国内に於ける Microchip Technology Incorporated の登録商標です。
 IBM PC と AT は IBM Corporation の登録商標です。
 MS DOS と Microsoft Windows は Microsoft Corporation の登録商標です。
 CompuServe は、CompuServe Inc. の登録商標です。

14

AKI-PICマイコンモジュールキット

[スタート\(目次\)に戻る](#)

**大好評!! PIC16F84が
超小型マイコンボードになりました。**



プログラムの書き込みは、この基板のままAKI-PICプログラマーの28ピンソケットでできますので、1つのモジュールとして、取り扱う事ができます。
超小型サイズ：51×18mm
5VレギュレータIC、セラミック発振子がついており、この基板に電源を接続するだけで動作します。


AKI-PICユニバーサルボード

51×18mm超小型マイコンボード

RS232搭載, 10MHz動作

- ご好評のPIC16F84が超小型マイコンボードになりました。
- プログラム書き込みは、この基板のままAKI-PICプログラマーの28ピンソケットで出来ますので、1つのモジュールとして、取り扱う事ができます
- PIC16F84はEEPROMですので、1000回以上の書き替えが容易に出来ます。
- RS232用ICを搭載していますので、パソコン等とのデータ通信などがこの基板のみで行なえます。
- 5VレギュレータIC, セラミック発振子が付いており、この基板に電源を接続するだけで動作します。

■回路図■



■ 部品表 ■


番号	名称	数	備考
C 1 - 2	コンデンサ 0.1 μ F	2	積層セラミックコンデンサ (104)
C 3 - 6	コンデンサ 0.1 μ F または 1.5 μ F	4	積層セラミックコンデンサ (104) または (155)
C 7	0.0047~0.022 μ F	1	コンデンサ (472~223)
D 1, 2	ダイオード	2	ショットキーダイオード
R 1	抵抗 180 Ω	1	1/6W 茶灰茶金
U 1	16F84	1	サンプルソフト書き込み済み
U 2	ADN232 または MAX232CE	1	232レベルコンバータ
U 3	S81350 または 2930L05	1	低ドロップ5Vレギュレータ
X 1	セラロック	1	セラミック発振子 10MHz (コンデンサ内蔵)
基板	AE-PC18	1	両面スルーホール基板
	連結ソケット	1	28PIN用
	ピンヘッダ		J 1、J 2用

■ 製作 ■


あらかじめ部品表と部品をてらしあわせ、数等をチェックしてから製作してください。連結ソケット以外の部品は部品面側（白い印刷のある面）にとりつけます。

- ① コンデンサ、抵抗、ダイオードの順で半田付けしていきます。
コンデンサの足が5mmピッチになっている場合はあらかじめ、2.5mmピッチになるようにピンセット等で加工してください。
ダイオードには極性がありますので基板印刷のマークにあわせてください。
- ② セラロック、ICをとります。
セラロックは3本足のまんなか共モソ端子ですので、向きはどちらの向きでも同じです。
ICの取り付け方向は部品配置図を参考に取り付けてください。
- ③ J 1、J 2にピンヘッダをつけます。
ピンヘッダは、あらかじめ2Pづつに切り離してください。
ピンヘッダは取り付け穴の直径がぎりぎりの太さのため、入れにくい場合があります。その場合トントンとたたいて、入れてください。
- ④ ここまで半田付けを終了したところで、ハンダ面側のリードをニッパーで切って短くしてください。
連結ソケットはハンダ面側から取り付けます。連結ソケットは、良く見ると足の太い側と細い側があります。太い側を基板にさして部品面側から半田付けしてください。
細い側はICソケットに入る太さです。

■ 部品配置図 ■



部品面側から半田付け



♪ コーヒーブレイク 積層セラミックコンデンサ (Z品) は使用時間数千時間で容量が数十%減る場合があります。 (2)

■ CN1 接続表 ■

CN1	機能	CN1	機能
1	NC (無接続)	28	GND
2	NC (無接続)	27	TX1 (232)
3	V-IN (電源+)	26	RX1 (232)
4	RXD2 (232)	25	RX1 (TTL)
5	TXD2 (232)	24	TX1 (TTL)
6	RA2	23	RA1
7	RA3 (TXD2)	22	RA0
8	RA4 (RXD2)	21	OSC1
9	MCLR	20	OSC2
10	GND	19	VDD (5VOUT)
11	RBO	18	RB7
12	RB1	17	RB6
13	RB2	16	RB5
14	RB3	15	RB4

■ 回路の説明 ■ 回路図を参考にお読みください。

① CN1

外部に接続するコネクタです。28ピンICの形をしています。それぞれの機能はCN1接続表をごらんください。

② 16F84

16F84は全ピンがCN1に接続されています。OSC1, OSC2, MCLRは基板内で各部品に接続されています。RA3, RA4はJ1, J2で232に接続出来るようになっています。接続せずにそのまま通常のI/Oとして、使用する事もできます。RA0-2, RB0-7はそのままCN1に接続されています。

③ 電源

電源はCN1-3がV-IN, CN1-28がGNDです。電源電圧入力は5~12Vです。レギュレータS81350は自己のドロップが0.03Vと小さい為システム全体が5Vの場合でも、そのままV-INに5Vを入力して動作します。

④ 発振子

10MHzセラミックがついています。コンデンサ内蔵ですので、このままで10MHz動作します。

⑤ RS232

RS232は送信2CH、受信2CH分あります。1CH分はJ1, J2で16F84のRA3, RA4に接続できるようになっています。他の1CH分は入出力とも、CN1に出ていますので必要にあわせて、接続してください。

⑥ リセット

MCLRピンが抵抗でプルアップされ、電源リセットが働くようになっています。外部にリセット回路を接続することもできます。

■ PIC16F84の書き込み ■

プログラム書き込みは、この基板のままAKI-PICプログラマーキットの28ピンソケットで16F84として書き込みが出来ます。

● 書き込み時の注意


- ① J1, J2は書き込み時はオープンにしてください。接続したままですと書き込みできません。ユーザーソフト実行時にショートピン等で接続してください。
- ② 基板のサイズは28ピンより大きいですが、ライターソケットのレバーをよけるように反対側によせれば、そのまま書き込みソケットに入ります。
- ③ 16F84以外のPICマイコンを使用する場合は、基板での書き込みは出来ませんのであらかじめ書き込み済みのPICマイコンを取り付けてください。



ADM232AAN (MAX232CE)

高速、+5V、0.1 μ F CMOS RS-232ドライバ/レシーバ


機能ブロック図



*各TTL/CMOS入力上に400k Ω のプルアップ抵抗を内蔵
**各RS-232入力上に5k Ω のプルダウン抵抗を内蔵


特長

- 200kB/秒の転送レート
- 小容量 (0.1 μ F) 値のチャージ・ポンプ用コンデンサ
- +5V単一電源動作 MAX232CEの場合1~1.5 μ F
- EIA-232-EおよびV.28規格に適合
- 2個のドライバと2個のレシーバ
- DC-DCコンバータを内蔵
- +5V電源で \pm 9Vの出力振幅
- \pm 30Vのレシーバ入力レベル
- MAX222/MAX232A/MAX242とピン・コンパチブル




1S10 ショットキーダイオード

VOLTAGE 100 Volts
CURRENT - 1.0 Ampere



高精度ボルテージレギュレータ S81350HG


入出力電圧差が小さい (2930L05)
S-81350HG: 0.12 V typ. I_{OUT} = 40 mA



積層セラミックコンデンサ

0.1 μ F (表示104)
0.01 μ F (表示103)

あらかじめリードを真っすぐ
にのばし、2.5mmピッチ
になるようにする。



AKI-PI-Cユニバーサルボードキット 製作技術マニュアル

お問い合わせは往復はがきまたは返信用切手同封の封書にてお願いいたします。
電話、ファックス、E-mailでのお問い合わせは受け付けておりません。
当社ホームページに新製品情報、バージョンアップ情報等が掲載されることが
ございます。ぜひご覧ください。(URL) <http://www.tomakomai.or.jp/akizuki>
☎158-0095 東京都世田谷区瀬田5-35-6 秋月電子通商

■ サンプルプログラム ■

キット付属のPIC16F84にはサンプルプログラムが書き込まれています。
 (AKIプラチナキットの付属16F84には、書き込まれていません。)
 このプログラムで、パソコンからのRS232C信号をパラレルに変換することができます。

PIC16F84は、EEPROMタイプですので、このプログラムを使用せず
 ユーザーが開発したプログラムを書き込んで、使用することができます。

① サンプルプログラム概要

RS232Cから1バイトデータを受信し、その内容をBポートに出力し、同
 じ内容をRS232Cに送信します。

RS232Cの受信、送信はサブルーチン化されていますので、ユーザープロ
 グラム等にご活用ください。

② 通信フォーマット

9600bps, 8ビット、ストップビット1


パリティ無し、フロー制御なし

フロー制御なしで1バイトずつ、受信送信しますので連続したデータを取るこ
 とはできません。1バイトずつパソコンから送信してください。


③ パソコンとの接続

パソコン側ソフトは、一般の通信ソフト(WTERM等)やWINDOWSの
 ハイパーターミナル等がご使用になれます。

Dサブコネクタとパソコン間は通常のストレートケーブルで接続してください。



★ 接続図



④ 動作

パソコンから、1バイト(例'1')を送信するとBポートに00110001
 (31H)を出力し、パソコンに同じ文字('1')を返します。

Bポートの値は、次のデータが受信されるまで保持されます。

最初の1バイト目はBポート出力、RS232Cの送信が文字化けすることが
 あります。

(サンプル1)

■ サンプルプログラムソースリスト ■

PICプログラマキット用ですので、キット付属のP.A. EXE でアセンブルしてください。

RS232C送受信サンプルプログラム
AKI-PIC18基板用
For PIC16F84

送信・受信フォーマット：
9600bps, 8ビット, 1ストップビット
パリティ無し, フロー制御なし

送信時：

chに送信データをセットして
transmitをcallしてください。

受信時：

receiveをcallしてください。
データが受信できるまでこのルーチンから戻ってきません。
受信したデータはchに格納されます。

フロー制御はありません。又、受信割り込み等ありません。
場合によっては、データの取りこぼしが発生することがあります。
通信ポーレートはbtimeの値を変えることで変更できます。
又、動作周波数でも異なります。

$btime = \{ (動作周波数(Hz) \div 転送スピード(bps) \div 4) - 10 \} \div 3$

btimeは四捨五入してください。動作周波数にもよりますが、
あまり高速すると、ビット時間の誤差が大きくなり、エラーの原因になり
ます。
このプログラムでは、受信したデータをBポートに出力し、その後
同じデータをRS232に送信します。
フロー制御を行っていないので、1バイトづつしか、受信できません。

```

include 16f84.h

.org 0
goto start
.org 4

start
mov    !ra, #10111b    ; RA.3を出力ポートへ
                    ; RA.4を入力ポートへ

    .osc    hs
    .wdt    off
    .pwrt   off
    .protect off

btime    equ    83        ; 9600bps @10MHz

txd       equ    ra, 3
rxid      equ    ra, 4
led       equ    rb

    org    0ch          ; 送信受信データ(8ビット)
ch        ds    1
rs        ds    1      ; ウェイト時間調整用
cn        ds    1      ; ビット数

    org    0
goto    start
.org    4

start
mov    !ra, #10111b    ; RA.3を出力ポートへ
                    ; RA.4を入力ポートへ

```

```

mov    !rb, #00000000b ; RBを出力ポートへ

endless
call   receive        ; 1バイト受信(ch=受信データ)
mov    led, ch        ; 受信データをbポートに出力する
call   transmit       ; その受信したデータを送信する
goto   endless

```

RS232C送信サブルーチン

```

transmit    bcf    txd
            mov    rs, #btime
trans10     djnz   rs, trans10
            mov    cn, #8
            nop
transmit0   rrf    ch
            nop
            movb  txd, c        ; データ出力(LSBから)
            mov    rs, #btime
trans11     djnz   rs, trans11
            djnz   cn, transmit0
            nop
            nop
            nop
            nop
            nop
            nop
            nop
            nop
            bsf    txd
            mov    rs, #btime
trans12     djnz   rs, trans12    ; STOPビット分ウェイト
            ret

```

RS232C受信サブルーチン

```

receive
    btfsc  rxd
    goto  receive        ; STARTビットがくるまで待つ

    mov    rs, #btime/2  ; 1/2ビット分待つ
recv10     djnz   rs, recv10
            mov    cn, #8
            nop
recv0      mov    rs, #btime
recv11     djnz   rs, recv11
            nop
            movb  c, rxd    ; データ入力
            rrf    ch
            djnz  cn, recv0
            ret

```

(サンプル2)

お問い合わせに際して

マイクロチップBBSアクセス方法(1)

インターネットのホームページを開設しています。当社の製品紹介をはじめ、職員採用情報など、常時サービスを行っています。

アドレス:www.microchip.com

このBBSは、マイクロチップ製品を使用中もしくは、使用を検討されている方のために用意されています。

PM4:00からPM6:00はウイルスのチェックのため接続はできません。
また、電話料金は市外局番までの料金でコンプサーブに入室する必要はありません。

電話番号 03-5471-4790 (14400bps)
03-5471-7650 (14400bps)

プロトコル 通信速度 14400BPS
データ長 8ビット
パリティ なし
ストップビット 1
漢字コード EUC

ホストネーム MCHIPBBS

以下は、メインメニューの表示です。メッセージはすべて英語で、漢字コードEUCにより日本語入力が可能になります。

<L> File Library の NEC-UTIL では、NEC98用ソフトウェアアップデートを、

<S> Special Interest Groups の @JAPAN では、日本語によるPICのテクニカルサポートを行っています。

<E> Electronic Mailを使用しメールを送受信が可能です。マイクロチップ技術部のユーザーIDはonoderaです。

<E> Electronic Mail (Read/Write messages)	<L> File Library (Download files)
<S> Special Interest Groups (Public messages)	<T> Teleconference (Chat with online users)
<I> Information Center (Mchip and BBS info)	<A> Account—Display/Edit (Change and display your account)
<Q> Quick Mail (Download messages)	<C> Current Software (List and Locations of systems SW)
<R> Registry of Users (User info database)	<X> Exit (Logoff)

二フティサーブ ROAD4よりコンプサーブにアクセスする場合は、右表の電話番号を御利用下さい。

FENICS ROAD 4 MNP対応14,400BPSアクセスポイント

0423	稲城	イナギ
0726	茨木	イバラキ
048	浦和	ウラワ
0975	大分	オオイタ
06	大阪	オオサカ
0762	金沢	カナザワ
044	川崎	カワサキ
093	北九州	キタキウシュウ
075	京都	キョウト
096	熊本	クマモト
078	神戸・明石	コウベアカシ
011	札幌	サッポロ
022	仙台	センダイ
0878	高松	タカマツ
043	千葉	チバ
0298	筑波	ツクバ
03	東京	トウキョウ
03	東東京	ヒガシトウキョウ
0764	富山	トヤマ
0565	豊田	トヨダ
052	名古屋	ナゴヤ
0742	奈良	ナラ
0720	枚方	ヒラカタ
082	広島	ヒロシマ
0776	福井	フクイ
092	福岡	フクオカ
0427	町田	マチダ
0985	宮崎	ミヤザキ
0839	山口	ヤマグチ
045	横浜	ヨコハマ
0593	四日市	ヨッカイチ

接続後、大文字で C CNSJ を入力し、その後ホストネーム MCHIPBBSを入力して下さい。

最新版データシート、開発ツールソフトウェア、ERRATAシート等の入手方法

[1995年 3月29日 現在] データシート、開発ツールソフトウェア、ERRATAシート等の最新情報

78-9642 についてはマイクロチップのインターネットホームページまたはマイクロチップBBSを参照してください。

825-4981

33-0462 **マイクロチップ・インターネットホームページ** <http://www.microchip.com>
944-4660 **アップデート情報** <http://www.microchip2.com/whatsnew.htm>

ダウンロードできるもの	アドレス	概要
データシート*	http://www.microchip2.com/document.htm	デバイスの最新版データシート
ERRATAシート*	http://www.microchip2.com/products/errata.htm	データシート等に記載されていないエラーとデータ
アプリケーションノート*	http://www.microchip2.com/appnotes/appnotes.htm	アプリケーション参考例(ソースコード**もダウンロードできます)
開発ツールソフトウェア**	http://www.microchip2.com/tools.htm	エディタ、アセンブラ、シミュレータを含む開発環境MPLAB***等

* PDFファイルはアドビ社Acrobat Readerで読めます。
(<http://www.adobe.co.jp/>からダウンロードできます)
** ZIPファイルはPKZIP、または、WinZipで解凍できます。
(<http://www.pkware.com/>、<http://www.winzip.com/>からダウンロードできます)
*** MPLABはDOS/VのWindows3.1またはWindows95で動作

5710-6400

5710-5300

54-4826

26-9811

232-4540

35-8191

45-1911

221-0991

25-0437

452-4838

99-5595

24-9500

23-1922

320-7470

54-9043

マイクロチップBBS(14400bps、8N1、漢字コードEUC)

接続方法1 ① 03-5471-4790または03-5471-7650へ電話

② 接続後(表示なし)、*(Enter)*を1回入力

③ 文字化けを無視して*MCHIPBBS(Enter)*と入力

接続方法2 ①二フティサーブROAD4へ電話(例:横浜ROAD4 045-320-7470)

② *HOST NAME?(改行)*表示後、大文字で*CNSJ(Enter)*と入力

③ *HOST NAME.*と表示後、*MCHIPBBS(Enter)*と入力

*<L>File Library(Download files)*を選択後、各ライブラリーからダウンロード

お問い合わせに際して

マイクロチップBBSアクセス方法(2)

最初にBBSにアクセスする場合は、登録処理を行う必要があります。
以下に、その手順を記します。

```
ATDT03-5471-7650
Host Name:MCHIPBBS
Connected to 0002 MCHIPBBS
Auto-sensing...
MICROCHIP TECHNOLOGY CUSTOMER SUPPORT BBS 48804033
06:52 04-APR-95
```

```
***** IMPORTANT *****
You have successfully reached the Microchip BBS. Welcome Aboard! *
It is REQUIRED that your modem be set at 8N1 before you proceed. *
The BBS will NOT respond if your modem is set differently. *****
If you already have a User ID on this system,
type it in and press RETURN. Otherwise, type "new": new
```

Welcome, newcomer! You have logged on to the world's most advanced multiuser Bulletin Board System, The Major BBS.

一部省略

but you will have a chance to see if you like us first.
The following word may or may not be blinking: ANSII
Is it blinking (Y/N)? n

Good! Your answer has been used to control the ANSI features of this system. Now if you'll tell us a little about yourself, we'll get underway.

Please enter your first and last name:
seietsu takahashi

Now enter your company name, or just press RETURN if none:

Microchip Technology International Inc
Enter the first line of your address (your street address or P. O. Box):
BENEX S-1 6F, 3-18-20 Shinyokohama

Enter the second line of your address (city, state, and ZIP):
Kouhokuk-ku, Yokohama, 222

Enter the last line of your address (Country or RETURN for U.S.):
Japan

Now enter the telephone number where you can be reached during the day:
81-45-471-6166

We would also like to know what kind of system you are using, so that we can serve you better. Do you have...

1. An IBM PC or compatible
2. An Apple Macintosh

一部省略

0. None of the above

Select a number from 0 to 7: 1

Do you want to be known as "Seietsu Takahashi" on the system (y/n)? y

Ok, Seietsu Takahashi, now you'll also need to select a password, so that you can keep other people from using your account without your permission. Make it short and memorable, but not obvious. The security of your account depends on nobody else knowing what your password is.

Enter the password you plan to use: ****

Please re-enter your password for verification: ****

<電話を掛けます。
<文字化けを無視してホストネームMCHIPBBSを入力します。

<新規ユーザは、newを入力します。
すでに、ユーザIDを登録されている方は、以前に登録したユーザIDを入力します。

<ANSIをサポートしている通信ソフトは、Y
そうでない場合は N を入力します。
解らない場合は、N を入力して下さい。

<あなたの名前を入力してください。

<あなたの会社名を入力してください。

<あなたの番地を入力してください。

<あなたの市名および郵便番号を入力してください。

<あなたの国名 Japanを入力してください。

<あなたの連絡の着く電話番号を入力してください。

<IBM互換機(DOS-V)は 1 を、
マッキントッシュは 2 を入力してください。

<最初に入力した氏名を、
ユーザIDとする場合は、Yを
そうでない場合は、nを
入力してください。

<パスワードを入力してください。
このパスワードは、忘れないために
何かに書き留めておいてください。

<パスワードの確認のために
ペリファイをしてください。

お問い合わせに際して

マイクロチップBBSアクセス方法(3)

メインメニュー

<ul style="list-style-type: none"> <E> Electronic Mail (Read/Write messages) <S> Special Interest Groups (Public messages) <I> Information Center (Mchip and BBS info) <Q> Quick Mail (Download messages) <R> Registry of Users (User info database) 	<ul style="list-style-type: none"> <L> File Library (Download files) <T> Teleconference (Chat with online users) <A> Account—Display/Edit (Change and display your account) <C> Current Software (List and Locations of systems SW) <X> Exit (Logout)
---	--

Library	Files	Description
3RDPARTY	38	Third party developers forum.
A-VIRUS	5	Anti-Virus Software for MSDOS / PCDOS
ABIG	7	ACCESS.BUS File Library
AN-EPSS	6	Application Notes in .EPS Format
AP-NOTES	44	Application Notes Source Code
ASSP	7	ASSP Software and Appnotes
BETA SW	2	PRIVATE Beta Software LIB
DEVTOOLS	7	Probe specs and development tool briefs
DS-DOCS	1	Data Sheet Docs in Postscript Print File
ECO	0	Engineering Change Orders
ERRATA	25	Device & Doc operational differences
FAE_LIB	15	PRIVATE File Library for FAEs
FUNC_LIB	11	Function library for PIC16/17 devices
INT-REL	4	Intermediate Releases of Dev Sys SW
MAIN	136	The Main LIB
MEM APPS	4	Memory Products Application Information
ORDER	3	Order Forms and Instructions
PD-BRIEF	2	Product Briefs
PIC-TRIPS	6	Tips on Using Microchip Products
RELEASED	11	RELEASED Development Systems Software ← IBM-PC 開発ツール関係ソフトウェア
STATUS	0	Silicon schedule
TRANSFER	0	File Transfer LIB for Mhip Employees
UTILITY	15	MS-DOS Related Utility Programs.
WINUTIL	8	MS Windows-Based Utility Programs

Library	Msgs	Files	Forum-Op	Description
/16c71App	673	2	Sdsouza	Application notes for the 16C71
/16CXX	729	0	Mpalmer	16CXX Enhanced Core Applications Forum
/17CXX	127	0	Mpalmer	17CXX Applications Forum
/ACCESS	165	33	ABIG Op	ACCESS.BUS Communications Forum
/APPLICN	867	2	Mpalmer	PIC16C5x Applications Forum
/ASSP	2	0	Wreid	Application Specific Standard Products
/Bugs	62	1	Sysop	Bug Reports from Customers
/Endurance	72	1	Dwilkie	Endurance/reliability issues w/ Mchip EE
/Hello	358	1	Sysop	Questions and Answers about this BBS
/HW_Bugs	13	0	Jpepping	Development Systems hardware bugs
/MemApps	147	1	Bnegley	2- wire, 3- wire, parallel applications
/MP-C	160	1	Sherif	C-Compiler for PIC16/17
/MPALC	63	0	Sysop	MPALC Assembler Forum
/MPASM	308	0	Kim Cooper	Universal Assembler for PIC16/17 Micro
/MPSIM	210	6	Sysop	MPSIM Software Simulator Forum
/PICICE	9	0	Jpepping	PICICE Development System Forum
/PICMASTR	354	1	Jkape	PICMASTER In-Circuit Emulator SIG
/PicPro2	15	0	Jpepping	PicPro II PIC 16C5x Programmer
/PICSTART	382	2	Kbeeman	Entry Level Development System Programme
/PROMASTR	84	0	Kbeeman	PROMASTER-SUPPORT
/TruGauge	10	0	Wreid	Battery Charging and Monitoring IC Famii
/Fuzzy	11	0	Inform	fuzzyTECH Development System
/3rdparty	218	1	Alowrich	Third Party Developers Support
/SPUClub	72	0	Anders	Home of the Scandinavian PIC Users Club
/Relabty	29	0	Dwilkie	Reliability Issues and News/info
/MTE1122	14	0	Michael Rose	MTE1122 Forum
/PIC-NEC	3	0	Onodera	PIC Development Tools on NEC Computers
/@JAPAN	3	0	Onodera	Home of the Japanese PIC Users Club 日本語PIC技術サポートフォーラム